JPS6042852A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS6042852A JPS6042852A JP58150487A JP15048783A JPS6042852A JP S6042852 A JPS6042852 A JP S6042852A JP 58150487 A JP58150487 A JP 58150487A JP 15048783 A JP15048783 A JP 15048783A JP S6042852 A JPS6042852 A JP S6042852A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- island
- frame
- frame bodies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、リードフレームに関スル。
従来、半４体装１ｄを構成するリードフレームとして例
えば第１図に示すものが使用されている。図中１は、所
定の半２ｉｉ子２を袋層するアイランドである。アイラ
ンドｌは、支持リード３によつ、て枠体４に保持されて
いる。アイランド１の周囲には、所定間１１１６を設け
て多数本の導出リード５がその先端部をアイランドｌの
側、辺部に対向するように配置されている。導出リード
５は、その前部をインナーリード５ａとし、後部をアウ
ターリード５ｂとしている。１−接する導出リード５は
、ダムバー６によって連結され、ダムバーｂの☆ｔｆＪ
部を枠体４に接続することによって固定されている。ま
た、アイランド！ 。
えば第１図に示すものが使用されている。図中１は、所
定の半２ｉｉ子２を袋層するアイランドである。アイラ
ンドｌは、支持リード３によつ、て枠体４に保持されて
いる。アイランド１の周囲には、所定間１１１６を設け
て多数本の導出リード５がその先端部をアイランドｌの
側、辺部に対向するように配置されている。導出リード
５は、その前部をインナーリード５ａとし、後部をアウ
ターリード５ｂとしている。１−接する導出リード５は
、ダムバー６によって連結され、ダムバーｂの☆ｔｆＪ
部を枠体４に接続することによって固定されている。ま
た、アイランド！ 。
に装着された半導体素子２は、インナーリード５ａ等と
共に樹脂封止体７にて封止されるようになっている。
共に樹脂封止体７にて封止されるようになっている。
而して、上述のように構成されたリードフレーム互は、
アイランド１に袋層した半導体素子２を樹脂封止体７で
封止すると、第２図に示す如く、封止処理の直後に樹脂
の収＃＋７によって、アイランド１の中心部に高う収縮
応力９′ｆ：受ける。しかしながら、導出リード５がダ
ムバー６によって枠体４に同定されているため、第３図
に示す如く、樹脂の収縮後に今度はインナーリード５ａ
がアイランドｌから離間する方向の力１０が、リードフ
レーム８に加わる。
アイランド１に袋層した半導体素子２を樹脂封止体７で
封止すると、第２図に示す如く、封止処理の直後に樹脂
の収＃＋７によって、アイランド１の中心部に高う収縮
応力９′ｆ：受ける。しかしながら、導出リード５がダ
ムバー６によって枠体４に同定されているため、第３図
に示す如く、樹脂の収縮後に今度はインナーリード５ａ
がアイランドｌから離間する方向の力１０が、リードフ
レーム８に加わる。
その結果、導出リード５が樹脂封止体７からりを部に導
出し、インナーリード５ａの位置ずれが起きると共に、
インナーリード５ａと半導体素子２間に架設したはンデ
ィング線１１がＶｒ線する問題があった。
出し、インナーリード５ａの位置ずれが起きると共に、
インナーリード５ａと半導体素子２間に架設したはンデ
ィング線１１がＶｒ線する問題があった。
本発明は、インナーリードのずれを防止してがンデイン
ダ線の断線を阻止することができるリードフレームを提
供することをその目的とするものである。
ダ線の断線を阻止することができるリードフレームを提
供することをその目的とするものである。
本発明は、隣接する導出リード間のダムバーを選択的に
除去して、インナーリードのずれを防止し、日−ンディ
ング線のＶｒ線を阻止できるようにしたリードフレーム
を提供する仁とをその目的とするものである。
除去して、インナーリードのずれを防止し、日−ンディ
ング線のＶｒ線を阻止できるようにしたリードフレーム
を提供する仁とをその目的とするものである。
以下、本発明の実施例について図面を参照して説明する
。
。
第４図は、本発明の一実施例の要部の平面図であや。図
中２０は、所定の半４体素子２１が装着されるアイラン
ドである。アイランド２゜は、支持リード２２によって
枠体２３に保持されている。アイランド２ｏの周囲には
、所定間隔を設けて多数本の導出リード２４がぞの先瑞
部をア・ｆランド２０の側辺部に対向するよりにして配
置ｄさハている。導出リード２４は、その前部をインナ
ーリード：！４ａとし、後部をアウターリード２４ｂと
している。Ｍ＋Ｍする導出リード２４は、間欠的にヌ゛
ムバー２５により連結されている。枠体２３の近傍の導
出リード２４′は、ダムバー２５′にょシ枠体２３に接
続されている。アイランド２０に装着された千導体宛子
２１は、インナーリード２４ａ等と共に、樹脂封止体２
６によって封止されるようになっている。
中２０は、所定の半４体素子２１が装着されるアイラン
ドである。アイランド２゜は、支持リード２２によって
枠体２３に保持されている。アイランド２ｏの周囲には
、所定間隔を設けて多数本の導出リード２４がぞの先瑞
部をア・ｆランド２０の側辺部に対向するよりにして配
置ｄさハている。導出リード２４は、その前部をインナ
ーリード：！４ａとし、後部をアウターリード２４ｂと
している。Ｍ＋Ｍする導出リード２４は、間欠的にヌ゛
ムバー２５により連結されている。枠体２３の近傍の導
出リード２４′は、ダムバー２５′にょシ枠体２３に接
続されている。アイランド２０に装着された千導体宛子
２１は、インナーリード２４ａ等と共に、樹脂封止体２
６によって封止されるようになっている。
而し°Ｃ′、このように構成されたリードフレーム３０
によれば、アイランド２０．上の半導体素子２１をイン
ナーリード２４ａ等と共に樹脂封止体２６にて封止する
と、第５図に示す如く、導出リード２４は、間欠的にダ
ム・寸−２５によって隣接する導出リード２４に連結さ
れているため、樹脂封止の際の樹脂の収縮応力に応じて
導出υ〜ド２４の配置を変化させる。その結果、この導
出リード２４の配置の変化によって、樹脂の収縮応力が
吸収亭れるため、インナーリード２４ＩＬの位置ずれを
防止することができる。
によれば、アイランド２０．上の半導体素子２１をイン
ナーリード２４ａ等と共に樹脂封止体２６にて封止する
と、第５図に示す如く、導出リード２４は、間欠的にダ
ム・寸−２５によって隣接する導出リード２４に連結さ
れているため、樹脂封止の際の樹脂の収縮応力に応じて
導出υ〜ド２４の配置を変化させる。その結果、この導
出リード２４の配置の変化によって、樹脂の収縮応力が
吸収亭れるため、インナーリード２４ＩＬの位置ずれを
防止することができる。
また、インナーリード２４ａの位置ずれを防止できるの
で、半導体素子−２１とインナ−リード２４ａ間に架設
された・ｔンデイング綜（図示せず）が、断線するのを
阻止することができる。
で、半導体素子−２１とインナ−リード２４ａ間に架設
された・ｔンデイング綜（図示せず）が、断線するのを
阻止することができる。
なお、このリードフレーム、９０は、実施例のようなフ
ライトタイプの半導体装置を構成する場合の他にも、第
６図に示す如きＤＩＰ （ＤｕａｌＩｎ−百ｆｅｅ Ｐ
ａａ’ｋａｇ、ｅ ）タイプの半導体装置３１１１Ｃ。
ライトタイプの半導体装置を構成する場合の他にも、第
６図に示す如きＤＩＰ （ＤｕａｌＩｎ−百ｆｅｅ Ｐ
ａａ’ｋａｇ、ｅ ）タイプの半導体装置３１１１Ｃ。
も適用できるのは勿論でおる。
以上説明した如く、本発明に係るリードフレームによれ
ば、インナーリードのずれを防止して目ζンデイング線
の断線を阻止できるものである。
ば、インナーリードのずれを防止して目ζンデイング線
の断線を阻止できるものである。
第１図は、従来のリードフレームの要部の平面図、第２
図は、同リードフレームの樹脂封止状態を示す説明図、
第４図は、本発明の一実施例の要部の平面図、第５図は
、同実施例のリードフレームに樹脂封止体を層着した状
態を示す平面図、第６図は、本発明のリードフレームを
ＤＩＰタイプの半導体装置に適用した状態を示す説明図
である。 ２０・・・アイランド、２１・・・半導体素子、２２・
・・支持リード、２３・・・枠体、２４・・・導出リー
ド、２４ｈ・・・インナーリード、２４ｂ・・・アウタ
ーリード、２５、 ｊ ５’・・メ９岬々−１２６・・
・樹脂封止体、！２゜３０′・・リードフレーム、３１
・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図
図は、同リードフレームの樹脂封止状態を示す説明図、
第４図は、本発明の一実施例の要部の平面図、第５図は
、同実施例のリードフレームに樹脂封止体を層着した状
態を示す平面図、第６図は、本発明のリードフレームを
ＤＩＰタイプの半導体装置に適用した状態を示す説明図
である。 ２０・・・アイランド、２１・・・半導体素子、２２・
・・支持リード、２３・・・枠体、２４・・・導出リー
ド、２４ｈ・・・インナーリード、２４ｂ・・・アウタ
ーリード、２５、 ｊ ５’・・メ９岬々−１２６・・
・樹脂封止体、！２゜３０′・・リードフレーム、３１
・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 半導体素子が装着されるアイランドを支持リードで保持
した枠体と、前部をインナーリードと〔２後部をアウタ
ーリードとすると共に、該インナーリードの先端部を前
記アイランドの側辺部に所定間隔を設けて対向するよう
にして多数本配置ｄされた導出リードと、１厨接する該
導出リードを連結して前記枠体に接続するダムバーとを
有するリードフレームにおいて、隣接する導出リード間
のダムバーを選択的に除去したことを特似とするリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150487A JPS6042852A (ja) | 1983-08-18 | 1983-08-18 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150487A JPS6042852A (ja) | 1983-08-18 | 1983-08-18 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042852A true JPS6042852A (ja) | 1985-03-07 |
Family
ID=15497942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150487A Pending JPS6042852A (ja) | 1983-08-18 | 1983-08-18 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042852A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473189A (en) * | 1993-10-04 | 1995-12-05 | Sharp Kabushiki Kaisha | Lead frame for a semiconductor integrated circuit with outer leads having a staggered configuration |
| US5521428A (en) * | 1993-03-22 | 1996-05-28 | Motorola, Inc. | Flagless semiconductor device |
-
1983
- 1983-08-18 JP JP58150487A patent/JPS6042852A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521428A (en) * | 1993-03-22 | 1996-05-28 | Motorola, Inc. | Flagless semiconductor device |
| US5473189A (en) * | 1993-10-04 | 1995-12-05 | Sharp Kabushiki Kaisha | Lead frame for a semiconductor integrated circuit with outer leads having a staggered configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| JPS6042852A (ja) | リ−ドフレ−ム | |
| JPS5866346A (ja) | 半導体装置 | |
| JPH0451487Y2 (ja) | ||
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JPS6248375B2 (ja) | ||
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JPS61160956A (ja) | 半導体装置 | |
| JPH0583178B2 (ja) | ||
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JPH06832Y2 (ja) | 半導体装置 | |
| JPH02246143A (ja) | リードフレーム | |
| JPH01187845A (ja) | 半導体装置 | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 | |
| JPH01134939A (ja) | 半導体装置 | |
| JPH0529427A (ja) | 半導体装置の製造方法 | |
| JP2000058733A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
| JPH0669397A (ja) | 半導体装置用リードフレーム | |
| JPH06349990A (ja) | リードフレームを用いた樹脂封止型半導体素子の製造方法 | |
| JPS63156346A (ja) | リ−ドフレ−ム | |
| JPH0794657A (ja) | リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置 | |
| JPS58212152A (ja) | ガラス封止半導体装置の製造方法 | |
| KR20010053792A (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 |