JPS6040065B2 - 小型電子式計算機 - Google Patents

Description

【発明の詳細な説明】 本発明は分数の演算機能を有する４・型電子式計算機に
関する。

最近、通常の四則演算の他に例えば分数計算、日付計算
あるいは時間計算等の機能を備えた小型電子式計算機が
開発され実用化されている。

しかして、このような機能の演算時には、例えば分数で
あれば分数形態（仮数、分子、分母を所定の区切り表示
で分離した形態）また、時間であれば１２進と６Ｇ隻の
ように夫々の機能に合わせた入力及び表示形態となるの
が望ましい。しかるに、計算機側ではこのような種々の
形態で入力した情報をそのままの形態で処理するには、
１Ｇ隻数以外の情報を処理するハードウェア及び命令を
個々の形態につき備えなければならず。その構成が複雑
になるものであった。そこで、従来上記のような機能を
えて小型電子式計算機にあっては、入力あるいは出力時
の表示がすでにＩＱ隼変換されているものが多く、特定
のキーを操作することによって所望の形態に変換できる
ようになっているものが多かった。

しかしながら、このような方式では操作者が直感的に入
力あるいは出力データを読み取ることが出来ず、対応す
る形態にするのにキ−操作が必要なため操作上の面倒さ
があるという欠点があった。

本発明は、上記事情に鑑みてなされたもので、分数のデ
ータを処理する場合、出力は分数形態で行ない、且つ演
算部では出力されている分数のデータに対応する１Ｇ隼
数形態で記憶している４・型電子式計算機を提供するこ
とを目的とする。

以下第１図乃至第４図を参照しながら本発明の一実施例
につき詳細に説明する。

第１図は本実施例の全体回路を示すブロック図で、数値
キー及びファンクションキー等で構成されるキー入力部
１から出力する数値情報は、ラインｌａ及びゲート回路
２ａを介して表示レジスタ２ｂに入力する。この表示レ
ジスタ２ｂはＩＧ隼数のみならず、分数、日付、時間等
の特殊形態及びｎ進形態の情報を表示形態に合わせて記
憶するもので、その出力はゲート回路群３ａを介して、
四側演算、ｎ進日１坊隼及び特殊形態り１Ｇ隻の各演算
機能を有する演算部３ｂに入力する。この演算部３ｂか
ら出力した結果情報はライン３ｃを介して上記ゲート回
路２ａに入力されると共にゲート回路群４ａに入力する
。

ゲート回路群４ａはこの入力した情報を演算レジスタ群
４ｂ及びメモリレジスタ４ｃの各レジスタの所定領域に
入力させるもので、この演算レジスタ群４ｂ及びメモリ
レジスタ４ｃの出力は夫々上記ゲート回路群３ａに入力
している。また、上記演算部３ｂよりライン３ｄを介し
て出力するキャリーは、上記結果情報と共に判断部５に
入力し、判断部５は、この入力した情報に基づき判断出
力を制御部６のアドレス部６ａに送出する。

また、上記キー入力部１から出力するファンクション情
報は、ラインｌｂを介して直接アドレス部６ａに入力す
ると共に状態検出記憶部７に入力する。この状態検出記
憶部７は、表示レジスタ２ｂに記憶されている情報が１
Ｇ隻、ｎ進あるいは特殊形態であることを検出し記憶す
るもので、その出力はアドレス部６ａに送出される。さ
らに、キー入力部１からは数値キーを操作する毎にライ
ンｌｃに数値コモン信号が出力し、アドレス部６ａに入
力する。このアドレス部６ａは、上記種々の入力及び後
述する制御メモリから自己次アドレスにより所定のアド
レスを決定し、制御メモリ６ｂの所定アドレスを指定す
る。

制御メモリ６ｂは、例えばマイクロプログラムを記憶し
ているＲＯＭ（リードオンメモリ）で構成されており、
上記アドレス部６ａにより指定されたアドレスのプログ
ラム内容を制御信号発生部８ａ及びコード信号発生部８
ｂに送出する。この制御信号発生部８ａ及びコド信号発
生部８ｂは、タイミング信号発生部９より出力するタイ
ミング信号に同期して種々の命令及びコードを出力する
もので制御信号発生部８ａから出力する命令のうち、議
出し命令はライン８ｃを介して状態検出記憶部７に送出
され、その他の制御信号は、ゲート回路２ａ、ゲート回
路群３ａ、４ａにゲート制御信号として送られると共に
、演算部３ｂに演算制御信号として送られる。また、コ
ード信号発生部８ｂからは、種々のコード信号が発生さ
れ、ゲート回路群３ａの送出される。さらに、表示レジ
スタ２ｂからは表示部１０に表示情報が送出され、表示
部１０は、この表示情報をタイミング信号発生部９から
出力するタイミング信号に同期して表示する。また、タ
イミング信号発生部９から出力するタイミング信号はキ
ー入力部１にも入力し、キー入力部１内の各キーを順次
スキヤンしている。次に上記の如く構成された回路の動
作を第２図のフローチャート及び第３図、第４図のレジ
スタ状態図を参照しながら説明する。

まず、「５時間３１分２乳砂」を入力する場合につき説
明する。キー入力部１の数値キーを操作して「５」を入
力すると、数値入力を示す数値コモン信号がラインｌｃ
を介してアドレス部６ａに印如され、このアドレス部６
ａによりアドレス指定される制御メモリ６ｂの数値入力
のプログラムが制御信号発生部８ａに送出され、この制
御信号発生部８ａで解読されてゲート回路２ａを制御す
る制御信号が出力される。そして、キー入力部１から出
力される。数値データ５はラインｌａ及びゲート回路２
ａを介して表示レジスタ２ｂの最下桁に入力する。その
後この情報が時間を表わすものであることを示すキー「
Ｔ」を操作すると、この操作信号がラインｌｂを介して
アドレス部６ａに入力し、アドレス部６ａは、第２図の
ステップＳＩに示す如く「□」のバウンダリコードを発
生する制御メモリ６ｂのアドレスを指定する。しかして
、コード信号発生部８ｂからは、上記「□」に対応する
コード信号が出力されトゲート回路群３ａ、演算部３ｂ
及びゲート回路２ａを介して表示レジスタ２ｂの最下桁
に入力する。なお、この時先に入力した数値「５」はゲ
ート回路群３ａ、演算回路３ｂ及びゲート回路２ａを介
して１桁桁上げされて「５□」の如くなる。この時の表
示レジスタ及び結果レジスタの状態は第３図ａに示す如
くである。その後、「３ＬｒＴ」「２３」と順次操作す
ると、上記の如くの動作を繰り返し第３図ｂ及びｃに示
す如くなり、表示部１０には第３図ｃに示す如く表示さ
れる。また、「Ｔ」キーを操作した時ステップＳ２に示
す如く、現在表示レジスタ２ｂに入力している情報はｎ
進形態であることがセットされている。しかして、の後
ファンクションキー「十一を操作すると、例えば表示レ
ジス夕２ｂの制御領域にそのファンクションを示すフラ
ッグを立て、第２図のＳ３ステップに入り状態検出記憶
部７の内容により分岐アドレスが決定される。即ち、フ
ァンクションキー「十一が入力して、その所定アドレス
がアドレス部６ａで指定された時、制御メモリ６ｂから
は状態検出記憶部７の内容を読み出す命令が出力し、こ
の命令が制御信号発生部８ａで実際の命令に解読されて
読み出し命令となり状態検出記憶部７に印加される。状
態検出記憶部７はこのことによりすでに記憶している内
容（今はｎ進形態を表銭すコード）をアドレス部６ａに
出力し、アドレス部６ａの分岐アドレスを決定する。今
、状態検出記憶部７にはｎ進形態を示すコードが記憶さ
れていることにより、アドレス部６ａにアドレス指定さ
れる制御メモリ６ｂからは次にステップＳ４の命令が出
力する。即ちステップＳ４はｎ進→ＩＧ隼変換のステッ
プであり、表示レジスタ２ｂの内容を演算部３ｂで変換
処理し演算レジスタ群４ｂの結果レジスタ（Ｚレジスタ
）に記憶させる。今はｎ進形態（時、分、秒）なので、
秒の値に変換している。この時制御信号発生部８ａから
は、種々ゲート制御信号及び演算制御信号が出力し各回
路を制御している。この変換処理が終了するとステップ
Ｓ５に進み、例えば表示レジスタ２ｂの制御情報記憶領
域に記憶されている演算フラッグの判断が行なわれる。
これは、ステップＳ５に示す如く演算する必要があるか
否か、を判断するもので、上記演算フラッグに対して加
算あるいは減算の処理を演算回路３ｂで実行し、その結
果のデータ及びキャリーを判断部５で判断してアドレス
部６ａの分岐アドレスを決定する。今は、単に被演算数
の入力後に操作されたファンクションキーなのでステツ
プミでの判断は「無」となり次にステップＳ６に進む。
ステップＳ６は、操作されたファンクションキーの種類
を判断するもので、例えば上記演算フラッグを判断部５
で判断し、その結果をアドレス部６ａに送る。今は、「
十一キーが操作されたので、ステップＳ６の判断の結果
ステップＳ７に進む。このステップＳ７は、上記変換処
理により１Ｇ隼数に変換され記憶している結果レジスタ
（Ｚレジスタ）の内容を他の演算レジスタ（Ｙレジスタ
）に転送するもので、ゲート回路群３ａ、演算部３ｂゲ
ート回路群４ａを介して行なわれる。しかして、次にス
テップＳ８に於て状態検出記憶部７の内容が判断される
が、今はｎ進形態となっていることが記憶されているの
でステップＳ９に進むが、表示の内容はｎ進形態である
ため結果的に表示レジス夕２ｂの内容は変更されない。
この時の表示レジスタ２ｂと結果レジスタ記憶内容は第
３図ｃに示す如くである。次に、３時間２び分５秒を入
力し、上記５時間３１分２９秒に加算する場合につき説
明する。まず、上記同様に「３」「Ｔ」「２０」「Ｔ」
ｒ５」と操作して３時間２０分５秒を入力すると上記同
様の動作により畢示しジスタ２ｂの内容は順次第３図ｄ
，ｅ，ｆの如く変化しながら記憶される。なお、この時
先に入力された５時間３１分２箱隣ま１０進数に変換さ
れて結果レジスタ（Ｚレジスタ）及び他の演算レジスタ
（Ｙレジスタ）に記憶されており、新たに入力した３時
間２０分５秒はｎ進形態で表示レジスタ２ｂに記憶され
ている。しかして、演算開始指示のファンクションキー
「＝」を操作すると、ステップＳ３で状態検出記憶部７
の内容を読み出した結果ステップＳ４に進みここで上記
同様秒に変換され、結果レジスタ（Ｚレジスタ）に記憶
されステップＳ５に進む。今、ファンクションキーとし
ては演算開始を指示する「＝」キーを操作したもので、
ステップＳ５での判断結果は「有一になりステップＳ，
。で結果レジスタ（Ｚレジスタ）と他の演算レジスタ（
Ｙレジスタ）との間で演算が実行される。即ち、先に入
力した５時間３１分２鏡段をＩＱ隼数（秒）に変換した
値「１９８８３」と３時間２０分５秒を１０進数（秒）
に変換した値「１２００５」が演算回路３ｂで加算され
、その結果「３１頚斑」は結果レジスタ（Ｚレジスタ）
に記憶される。しかして、次にステップＳ６に於いてフ
ァンクションの種類の判断が行なわれるが、今は「＝」
キーが操作されたので、ステップＳ３に進む。ステップ
Ｓ３は、上述した如く状態検出記憶部７の内容を判断す
るもので、今は状態検出記憶部７の内容がｎ進となって
いることによりステップＳ９に進む。ステップＳ９はＩ
Ｑ隼→ｎ進変換のステップであり、結果レジスタ（Ｚレ
ジスタ）に記憶されている「３１８８８」（秒）が演算
部３ｂで８時間５１分２親砂とｎ進形態に変換される。
なお、この時状態検出記憶部７の内容により対応するバ
ウンダリコードがコード発生部８ｂから発生され各区切
り部に割込まれている。この時の表示レジスタと結果レ
ジスタの記憶状態は第３図ｇに示す如くである。次に、
第２図及び第４図を参照して２，３′５と３，４′５を
メモリ加算する場合につき説明する。

まず、被演算数を入力するために「２」「分数」「３」
「分数」「５」を操作すると上記例と同様数値コード‘
まラインｌａ及びゲート回路２ａを介して表示レジスタ
２ｂに入力する。また、「分数」キーを操作すると、そ
の信号はアドレス部６ａに印加され、ステップＳ，に示
す如く制御メモリ６ｂの所定のプログラムがアドレス指
定されて出力され、コード信号発生部８ｂからは特殊形
態（分数）のバウンダリコード「」」が出力し表示レジ
スタ２ｂの各区切り部に割込む。また、「分数」キーを
操作したことによって、ステップＳ２に示す如く、状態
検出記憶部７には特殊形態を示す内容が記憶される。し
かして、にメモリ加算を指示するファンクションキー「
Ｍ＋」を操作すると、ステップＳ２に進み状態検出記憶
部７の内容がアドレス部６ａに出力され、その結果ステ
ップＳ．，に進む。このステップＳ，．は特殊形態→１
０進変換を実行するステップで、表示レジスタ２ｂに記
憶されている分数２，３／５を演算部３ｂで小数形態（
１０進形態）「２．６」に変換し、上記同様結果レジス
タ（Ｚレジスタ）に記憶させステップＳ５に進む。

今は単に「Ｍ＋」キーが操作されただけなのでステップ
Ｓ５での判断結果は「無」となりステップＳ６に進み、
ここでの判断の結果ステップＳ，２に進み、このステッ
プＳ，２は、メモリレジスタ４ｃと結果レジスタ（Ｚレ
ジスタ）との間で加算を実行し、その結果をメモリレジ
スタ４ｃに入れるステップで、今メモリレジスタ４ｃに
は何も記憶されていなかったことにより、上記「２．６
」が記憶される。その後、ステップＳ３及びＳ，２を実
行するが、Ｓ，２では表示レジスタ２ｂの内容は結果的
に変更されることなく表示部１０に送られて表示される
。この時の表示レジスタ２ｂ及びメモリレジスタ４ｃの
記憶内容の変化は第４図ａ，ｂ，ｃに示す如くである。
しかして、次に３，４／５をさらにメモリ加算する場合
につき説明すると、「３」「分数」「４」「分数」「５
Ｊの各キーを操作し、第４図ｄ，ｅ，ｆに示す如く表示
レジスタ２ｂに記憶させる。

そして、ファンクションキー「Ｍ十一を操作するとステ
ップＳ，．で上記同様小数形態に変換された数値「３．
８」が結果レジスタ（Ｚレジスタ）に記憶され、その後
ステップミ、Ｓ６を実行してステップＳ，３に進み、こ
のステップＳ，３で先にメモリレジスタ４ｃに記憶され
ていた数値「２．６」と今入力された数値「３．８」が
演算部３ｂで加算され、その結果「６．４」がメモリレ
ジスタ４ｃに記憶される。そして、ステップＳ８で状態
検出記憶部７の内容を判断した結果ステップＳ，２に進
むが、この時も表示レジスタ２ｂの内容は結果的に変更
されることなく表示部１０で表示される。この時の表示
レジスタ２ｂ及びメモリレジスタ４ｃの記憶内容は第４
図ｇに示す如くである。しかして、次に「Ｍ旧一キーを
操作すると、その信号はアドレス部６ａに印加されこの
アドレス部６ａは制御メモリ６ｂの所定アドレスを指定
してステップＳ８に進む。そしてステップＳ８で状態検
出記憶部７の内容を判断した結果、メモリレジスタ４ｃ
には特殊形態のデータが１Ｑ隼形態で記憶されているこ
とによりステップＳ，２に進み、メモリレジスタ４ｃに
記憶されている内容「６．４」は演算部３ｂで特殊形態
（分数）に変換れて表示レジスタ２ｂに書き込まれる。
なお、この時上記ｎ進形態同様所定のバウンダリコード
がコード発生部８ｂから出力し各区切り部に割り込まれ
る。この時の表示レジスタ２ｂ及びメモリレジスタ４ｃ
の内容は第４図ｈに示す如くである。なお、上記実施例
では出力として表示したが、これに限らず印字にて行な
っても良いものである。以上詳細に説明した如く、本発
明による記憶方式では、出力は操作者が直感的に読む取
り易いように分数データとし、且つ計算機内部では計算
機が処理し易し、うに常に対応する１Ｇ隼データとして
記憶していることにより、出力の形態を変えるためのキ
ー操作は不要になり、分数計算を行った場合は操作者側
からはあたかも分数で演算が行なわれたと同等の使い易
さがある。

【図面の簡単な説明】

第１図は、本発明の一実施例の全体回路構成図。 第２図は、同動作を説明するためのフローチャート。第
３図は、同表示しジスタと結果レジスタの記憶内容の変
化を表わすレジスタ状態図。第４図は、同表示しジスタ
とメモリレジスタの記憶内容の変化を表わすレジスタ状
態図である。１・…・・キー入力部、２ｂ・・・・・・
表示レジス．夕、３ｂ・・・・・・演算部、４ｂ・・・
…演算レジスタ群、４ｃ・・・・・・メモリレジスタ、
６・…・・制御部、７・・・・・・状態検出記憶部、１
０・・・・・・表示部。 第１図 第３図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. １ 複数の数値キー及びフアンクシヨンキーを含み１０
   進形態または分数形態での入力が可能なキー入力手段と
   、 該キー入力手段より入力される１０進形態または分
   数形態の情報を記憶する第１の記憶手段と、 該第１の
   記憶手段に記憶された情報を可視的に出力する出力手段
   と、 １０進情報を記憶する第２の記憶手段と、 上記
   第１の記憶手段に記憶されている情報の形態が１０進で
   あるか分数であるかを記憶する検出記憶手段と、 該検
   出記憶手段の記憶内容が分数であるときは上記第１の記
   憶手段の情報を１０進形態の情報に変換して上記第２の
   記憶手段に記憶させる分数・１０進変換手段と、 上記
   第２の記憶手段の１０進情報を使つて上記フアンクシヨ
   ンキーに応じた所定の演算を実行しその演算結果を上記
   第２の記憶手段に記憶させる演算手段と、 上記検出記
   憶手段の記憶内容が分数であるときは上記第２の記憶手
   段の情報を分数形態の情報に変換して上記第１の記憶手
   段に記憶させる１０進・分数変換手段とを具備したこと
   を特徴とする小型電子式計算機。