JPS6127772B2

JPS6127772B2 -

Info

Publication number: JPS6127772B2
Application number: JP51047989A
Authority: JP
Inventors: Tomohiro Shimizu
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1976-04-27
Filing date: 1976-04-27
Publication date: 1986-06-27
Also published as: JPS52130540A

Description

【発明の詳細な説明】本発明は、例えば、時間情報等の如く10進情報
以外のｎ進の単位情報演算方式に係り、特に、上
記ｎ進の単位情報をある基準単位の10進情報とし
て得て、この情報をｎ進の単位情報に変換する際
に、正確に変換する為のｎ進の単位量変換演算装
置に関するものである。

近年、電子式卓上計算機等では、例えば、時間
情報の如く10進情報以外の演算が行ないうる演算
機能を備えた計算機が開発されている。この種の
計算機では一般にｎ進情報演算を行なつた場合、
計算機の演算回路構成を簡易化する為にある基準
単位の10進情報例えば時間情報を一例にとれば、
時間情報を例えば「時」を基準単位に10進情報と
して得るようにし、演算が行なわれ、オペレータ
ーがその時間情報を時刻情報として見たい場合
に、何等かの手段による時間情報変換命令に伴い
10進演算結果時間情報を「時」、「分」、「秒」に変
換し、表示部で表示するようにしている。しかし
ながら、上記「時」を単位とする10進時間情報を
「時」「分」「秒」に変換する際に、その情報に単
に定数「60」を乗算し、整数部と小数部を分離す
るようにして、「時」「分」「秒」の形に変換した
場合、正確な通常の形式の時刻情報として変換さ
れない。

例えば、第１図に示す如く１時間20分０秒の時
間情報を「時」単位の10進情報で表現すると第１
図ａに示す如く８桁の計算機におけるレジスタの
内容は1.3333333となり、このレジスタ内容の小
数点以上の数値“１”を分離し「時」レジスタに
格納し、次いで上記残りの小数点以下の数値を
「60」倍し第１図ｂのように小数点以下の「時」
単位の情報を「分」単位の情報に変換し、小数点
以上の数値“19”を「分」レジスタに格納する。
更に小数点以下の「分」単位の情報を60倍し、
「秒」単位の情報に変換すると第１図ｃの如くな
る。この場合小数点以下を切り捨てると、「秒」
レジスタには数値“59”が格納され、その結果、
その内容は１時間19分59秒となり、小数点以下第
１位を四捨五入を行なうと、「秒」レジスタには
数値“60”が格納され、その内容は１時間19分60
秒となる。

従つて、「時」単位の10進情報で計算機内部に
て表現される「1.3333333」が60進の時間情報で
１時間20分０秒と変換されるべきところが、従来
技術では上記の如く変換されてしまい、正確な通
常形式の時刻情報として変換されないことにな
る。

このように、ある基準単位の10進情報となつて
いるｎ進の各単位情報を本来のｎ進の各単位情報
に変換する際に、その得られた10進情報に単純に
ある定数（時間情報では60）を乗算し、その整数
部と小数部との分離を繰り返しただけでは正確に
ｎ進の各単位情報に変換することはできない。こ
の障害を解決する為に従来でも種々の工夫がなさ
れているが、いずれも、その制御並びに回路構成
が複雑であつた。

本発明は、上記の実情に鑑みてなされたもの
で、10進以外のｎ進の単位量情報が、ある基準単
位を基に10進情報として表現されているものを、
ｎ進の各単位情報に変換する際に、簡単な制御並
びに回路構成でもつて正確に変換し得る10進―ｎ
進数の単位情報変換演算装置を提供することを目
的とする。

以下、図面を参照して本発明の一実施例を説明
する。

まず、本発明の演算装置の動作を第２図のフロ
ーチヤートを用いて説明する。

計算機において第２図のO₁で示される如くｎ
進のある単位量演算が行なわれ、その結果が、あ
る単位を基準とする10進情報として得られた状態
で、第２図のO₂で示す如く、10進情報をｎ進の
各単位量に変換する命令が発生すると、まず第１
にａその10進情報に、「基準単位／最小変位」（但
し、基準単位とは上記10進数情報になつている単
位、（例えば上記時間情報例では「特」単位）、最
小変位とはｎ進の各単位量に変換する時の最小変
換単位（例えば上記時間情報例では「秒」単位）
である。）の定数を乗算する。（第２図のO₃，O₄
に示す）次にｂその結果を求める最小単位量に応
じた所定の小数点位（求める最小単位に応じた小
数点位とは上記時間情報の「秒」ならばDP＝
０，1/10秒ならばDP＝１，…）で四捨五入し
（第２図のO₅に示す）、次にｃその結果に「基準
単位／最小変位」の定数で除算する（第２図の
O₆に示す）。次に第２図O₇に示すようにｄ上記結
果数の最下位桁に数値１以上の微小数を加える。
そして、更に次には第２図のO₈で示すように、
その結果数を整数部と小数点部とに分離し、その
小数点にｎ進数を乗算する操作を繰返して各単位
に分離して変感し、所望の結果を得ようとするも
のである。

次に本発明の演算装置を適用した具体的な一実
施例を時間情報演算を例にとり説明する。

第３図において、１１はキー入力部で、「０〜
９」の数値キー１１ａ、「＋−×÷」等のフアン
クシヨンキー１１ｂを有し、更に時間情報の演算
を指定すると共に時間情報ご「時」，「分」，「秒」
に分離した形態で入力するために、各情報の区切
りを指定する時間計算キー１１ｃ（以下「Ｔ」キ
ーと略称する）及び各種演算開始を指示するイコ
ールキー１１ｄ（以下「＝」キーと略称する）、
10進数で得られた時間情報に対する演算結果を、
「時」，「分」，「秒」に分離して表示するために60
進数に変換するよう指示する変換指示キー１１ｅ
（以下「Ｆ」キーと略称する）を備えている。上
記キー入力部１１の数値キー１１ａによる情報は
後述するＸレジスタに記憶され、そのキー操作信
号は数値キー以外のキーによる操作信号と同様に
それぞれ制御部１２に加えられる。この制御部１
２は前記キー入力部１１のキー操作に従つて種々
の演算実行のための指令信号（図示せず）と共に
時間演算を実行するための指令制御信号Ｃ１〜Ｃ
１０を発生する。

即ち、Ｃ１信号は前記「Ｔ」キー１１ｃの操作
毎に発生する除算命令信号であり、Ｃ２信号は操
作されたフアンクシヨンキー１１ｂの演算機能に
基づき「＝」キー１１ｄの操作により発生する演
算開始信号である。またＣ３〜Ｃ１０信号は
「Ｆ」キー１１ｅの操作によりそれぞれ発生する
信号である。

即ち、Ｃ３信号は最小単位の定数（例えば、
3600）を使用する場合の制御信号で、Ｃ４信号は
「時」単位の情報を「秒」単位の情報に変換する
場合の制御信号、Ｃ５信号は「秒」単位に変換さ
れた情報を小数点第１位で四捨五入する場合の制
御信号、Ｃ６信号は「秒」単位に変換された情報
を再び「時」単位の情報に変換する場合の制御信
号、Ｃ７信号はＣ５信号で「時」単位情報に変換
された情報に“１”を加算する場合の制御信号、
Ｃ８信号は10進で表わされた情報を60進の情報に
各単位に変換する場合の制御信号、Ｃ９信号は60
進に変換された各単位情報を「時」「分」「秒」の
各単位間に分離コードを介して直列化する制御信
号、Ｃ１０は「時」「分」「秒」の情報を時刻表示
する場合の表示制御信号で、本発明の演算方式に
係る制御信号はC₃〜C₈である。

上記制御部１２はまた前記「Ｔ」キー１１ｃの
操作毎にカウント歩進信号Ｃを発生すると共に前
記フアンクシヨンキー１１ｂ、「＝」キー１１ｄ
の操作によりカウンタ１３をリセツトするための
リセツト信号Ｒを発生する。このカウンタ１３は
前記「Ｔ」キー１１ｃの入力信号（即ちカウント
信号Ｃ）毎に１ずつ歩進する３進のカウンタで、
「Ｔ」キー１１ｃの１回目の操作では出力信号を
発生せず、２回目の操作で出力ゲート制御信号
Kaを出力し、３回目の操作で出力ゲート制御信
号Kbを出力する。また、このカウンタ１３は前
記制御部１２からのリセツト信号Ｒによりリセツ
トされる。このリセツト信号Ｒは前記キー入力部
１１のフアンクシヨンキー１１ｂ、「＝」キー１
１ｄが操作されると発生する。

１４はコード発生回路で、この実施例ではコー
ド“１”，“５”，“60”，“3600”をそれぞれ発生す
る。このコード発生回路１４にはそれぞれのコー
ドに対応して出力ゲート１５，１６，１７，１８
が設けられている。即ち、出力ゲート１５はコー
ド“１”を読み出す時に制御部１２より発生され
る制御信号Ｃ７並びにタイミング制御部（図示せ
ず）から第８図D₁に示されるタイミング信号に
より制御され開くゲートで、出力ゲート１６はコ
ード“５”を読み出す時に制御部１２より発生さ
れる制御信号Ｃ５並びに演算に応じて指定される
小数点指定桁タイミング信号により制御され、開
くゲートであり、この出力ゲート１５，１６の出
力は共に後述するゲート回路３１の入力側に接続
される。出力ゲート１７はコード“60”を読み出
す時に前記カウンタ１３の出力信号Ka或いは制
御部１２からの制御信号Ｃ８のいずれによつても
開路するゲートであり、出力ゲート１８はコード
“3600”を読み出す時に前記カウンタ１３の出力
信号Kbあるいは制御部１２からの制御信号Ｃ３
のいずれによつても開始するゲートである。

１９は前記キー入力部１１からの入力情報、或
いは後述する表示部３３で表示される表示情報更
には演算時には演算用にも使用されるシフトレジ
スタＸであり、２０は演算用のシフトレジスタＹ
である。また２１，２２はそれぞれ演算途中の演
算情報を一時格納したり、選択的に演算用にも使
用されるシフトレジスタＡ，Ｂである。また２３
〜２６は前記レジスタ１９〜２２にそれぞれ対応
して設けられた入力ゲートでこの入力ゲートの制
御は前記制御部１２からの制御信号（図示せず）
により適宜開閉制御される。前記レジスタ１９〜
２２はこの実施例では８桁の記憶容量で構成され
ており、格納された情報は通常これらの対応する
入力ゲート２３〜２６を介してシフト循環されて
いる。２７〜３０は前記レジスタ１９〜２２にそ
れぞれ対応して設けられた読み出し用の出力ゲー
トである。即ち出力ゲート２７はＸレジスタ１９
用のゲートで指令制御信号Ｃ１，Ｃ２及び制御信
号Ｃ３〜Ｃ９により開路し、出力ゲート２８はＹ
レジスタ２０用のゲートで、指令制御信号Ｃ１，
Ｃ４，Ｃ６，Ｃ８により開路する。更に出力ゲー
ト２９はＡレジスタ２１用のゲートで、制御信号
Ｃ１，Ｃ８により開路し、出力ゲート３０はＢレ
ジスタ２２用のゲートで、制御信号Ｃ２，Ｃ８に
より開路する。これら各出力ゲート２７〜３０の
各出力はゲート回路３１の入力信号として印加さ
れる。このゲート回路３１は前記各出力ゲートに
加えられた制御信号Ｃ１〜Ｃ９と連動して開路す
るゲート群であり、前記各レジスタ１９，２２の
格納情報及びコード発生回路１４からのコード情
報を前記制御部１２の制御信号に基づき演算を実
行する論理演算回路（例えばアダー回路）３２に
与えるためのゲートであり、論理演算回路３２の
出力は入力ゲート２３〜２６にそれぞれ加えら
れ、制御部１２から入力ゲート２３〜２６加えら
れる制御信号（図示せず）に制御されて適宜選択
的に各レジスタ１９〜２２に格納される。３３は
前記Ｘレジスタ１９に格納されている情報を制御
部１２からの表示命令C₁₀により表示する表示部
である。

次に第３図のような構成において本発明の演算
方式が適用される時間計算を行う場合の動作につ
いて説明する。まず、第３図に従い、時分秒の入
力時間情報を演算して「時」単位の10進情報に変
換する、即ち、本件発明の演算方式が適用される
前のデータに作成する動作について説明する。こ
の実施例では、時間計算を行う場合は「時」
「分」「秒」の各単位時間情報を入力する毎にＴキ
ー１１ｃを操作する。例えば、１時間２分３秒の
時間情報を入力する場合は、□１□Ｔ□２□Ｔ□３□Ｔ
のキー
操作を行う。以下一例として〔118時間17分10秒
―114時間10分50秒＝４時間６分20秒〕の計算を
行う場合の動作について説明する。まず最初に時
間情報〔118時間〕を入力するために第４図ａに
示すように□１□１□８のキー操作を行うと、数値キ―
□１□１□８の入力データは制御部１２からのゲート制
御信号（図示せず）に制御されて入力ゲート２３
を介してＸレジスタ１９に送られ、数値〔118〕
がＸレジスタ１９に格納されると共に、この数値
〔118〕が表示部３３に送られて表示される。そし
て、数値キー□１□１□８に続いてＴキーが操作される
と、前記Ｘレジスタ１９に格納されている数値
〔118〕が制御部１２の制御信号（図示せず）の基
に入力ゲート２４を介してＹレジスタにも送られ
て格納されると共に制御部１２から更にカウント
信号Ｃが出力されカウンタ１３はこのカウント信
号Ｃをカウントし１歩進し、カウント値１とな
る。次いで、第４図ｂに示す如くキー入力操作□１
が行なわれると、前記Ｘレジスタの数値１１８は
クリヤーされ入力データ“１”が入力ゲート２３
を介してＸレジスタ１９に格納され、次いで□７が
キー操作されるとＸレジスタの内容が一桁桁上げ
シフトされると共に数値“７”が最下位桁に入力
される。続いて□Ｔキーが操作されると、制御部１
２からはカウント信号Ｃと制御信号Ｃ１を発生す
る。このカウント信号Ｃはカウンタ１３により計
数され、カウンタ１３の計数値が「２」となり、
そのカウンタ１３からは信号Kaが出力される。
この信号Kaの出力により出力ゲート１７が開か
れ、コード発生器１４から数値“60”が入力ゲー
ト２５を介してＡレジスタ２１に格納される。

そして前記制御信号Ｃ１によりＸレジスタに格
納されている「分」単位情報〔17〕を「時」単位
情報に変換する動作つまり〔17÷60＝0.28333〕
の演算、次いで〔0.28333＋Ｙレジスタの内容〕
の演算が実行される。即ちＸレジスタ１９に格納
された「分」単位情報〔17〕は出力ゲート２７、
ゲート回路３１を介して、演算回路に導びかれる
一方、Ａレジスタ２１に格納されているコード情
報“60”も出力ゲート２９、ゲート回路３１を介
して演算回路に導びかれ、ここで除算演算が実行
され、演算結果はゲート２５を介してＡレジスタ
２１に格納される。この演算結果〔0.28333〕
は、Ｙレジスタ２０に格納されている「時」単位
情報〔118〕と再び演算回路３２にて加算され、
この加算結果〔118.28333〕は再びゲート２３，
２４を介してＸレジスタ１９並びにＹレジスタ２
０に格納され、第４図ｂに示すように表示部３３
において表示される。

次いで、「秒」情報に対するキー入力操作□１□０
□Ｔが行なわれると、前述と同様の動作にて入力デ
ータはゲート２３を介してＸレジスタ１９に格納
される一方、制御部１２から再びカウント信号Ｃ
と制御信号Ｃ１が発生する。従つてカウンタ１３
は前記カウント信号Ｃを計数して計数値が「３」
となると共に出力信号Kbを発生し、この出力信
号Kbにより出力ゲート１８を開き、コード発生
回路１４で発生した数値コード“3600”を入力ゲ
ート２５を介してＡレジスタ２１に格納する。一
方制御信号C₁により前述と同様にＸレジスタ１
９に格納されている「秒」情報〔10〕を「時」単
位情報に変換する動作〔10÷3600＝0.00277〕演
算回路３２にて実行され、更に演算結果
〔0.00277〕は第４図ｂのキー操作後Ｙレジスタ２
０に格納されている情報〔118.28333〕と演算回
路３２にて加算され、加算結果〔118.28610〕が
Ｘレジスタ１９に格納されて、第４図ｃに示す如
く表示部３３にて表示される。次に第４図ｄに示
すようにフアンクシヨンキー□−が操作されると、
このフアンクシヨンデータは制御部１２に送られ
記憶される。一方制御部１２からリセツト信号Ｒ
を出力しカウンタ１３をリセツトする。この時表
示部３３における表示は、第４図ｄに示ように変
化しない。更に制御部１２からのゲート制御信号
（図示せず）の基にＸレジスタ１９に格納されて
いる時間10進情報〔118.28610〕は出力ゲート２
７、ゲート回路３１、演算回路３２及び入力ゲー
ト２６を介してＢレジスタ２２にも送られて格納
される。

次に減算すべき時間情報の入力操作、つまり
「時」単位に対する□１□１□４□Ｔのキー操作を行う
と、前述したと同様の動作にてＸレジスタ１９に
は第３図ｅに示すように新しい時間情報が置数と
共にカウンタ１３は計数値“１”となる。以下前
述したように「分」「秒」単位の時間情報が演算
回路にてそれぞれ「時」単位の時間情報に変換さ
れて順次加算されＸレジスタ１９Ｙレジスタ２０
に格納されて第４図ｆ、ｇに示すように表示部３
３にて表示される。そして、上記時間情報入力
後、□＝キーが操作されると、制御部１２から制御
信号Ｃ２が出力される。この制御信号Ｃ２に基づ
き、Ｘレジスタ１９とＢレジスタ２２の内容が各
出力ゲート２７，３０とゲート回路３１を介して
論理演算回路３２にて減算され、その減算結果
〔4.10556〕が入力ゲート２３を介してＸレジスタ
に格納され、第４図ｈに示すように表示部３３に
て表示される。この時の表示部３３における表示
は、「時」単位の小数形態表示となつている。以
上の説明は第５図ａに示す動作フローに従えば時
分秒の入力情報を演算し、「時」単位の10進情報
に変換する動作ステツプＳ１，Ｓ２の説明であつ
た。

次に第４図ｉに示すように□Ｆキーを操作する
と、10進に変換された「時」単位の壌報を修正
し、再び「時」「分」「秒」の時間情報に変換する
指令制御信号Ｃ３〜Ｃ１０が制御部１２から発生
し、この制御信号に基づいて通常の「時」「分」
「秒」の時間情報が表示部３３にて表示されるこ
とになる。即ち、次にこの□Ｆキーの操作による第
５図ａの一連の動作フローに従つて第３図に示す
実施例装置と共に本発明の演算方式の動作を説明
する。尚ここで、動作ステツプＳ３〜Ｓ１０は前
記制御信号Ｃ３〜Ｃ１０に対応するものである。
まず、制御部１２から発生した指令制御信号Ｃ３
は第５図ａの動作ステツプＳ３を実行するため
に、出力ゲート１８を開きコード発生器１４で発
生したコード“3600”（基準単位／最小変位＝時間／秒
＝3600）を入力ゲート２４（ゲート制御信号図示せず）を
介してＹレジスタ２０に格納する。次いで動作ス
テツプＳ４ではこのＹレジスタ２０に格納された
コード情報〔3600〕と前記Ｘレジスタ１９に格納
されている演算結果情報〔4.10556〕とは制御信
号Ｃ４に基づき演算回路３２にて乗算され、その
乗算結果〔1480.016〕が再びＸレジスタ１９に格
納される。従つて動作ステツプＳ４によりこのＸ
レジスタ１９には「時」単位情報から変換した
「秒」単位情報が格納されたことになる。

このＸレジスタ１９の格納情報〔14779.999〕
は求める最小単位に応じた所定の小数点指定桁に
て四捨五入丸め演算を行うステツプである動作ス
テツプＳ５により、小数点以下第１位が四捨五入
されることになる。即ち、制御信号Ｃ５により出
力ゲート２７、ゲート回路３１を開いてＸレジス
タ１９の内容を論理演算回路に導びくと共にこの
Ｘレジスタ１９の格納情報における小数点以下第
１位の桁タイミングで出力ゲート１６を開いてコ
ード発生器１４から発生したコード“５”をゲー
ト回路３１を介して演算回路３２に導びき、四捨
五入丸め演算を行い、その結果である〔14780〕
のみを入力ゲート２３を介してＸレジスタ１９に
格納する。この四捨五入された「秒」単位の時間
情報は動作ステツプＳ６にて再び「時」単位の時
間情報に変換される。即ち、制御信号Ｃ６に基づ
き、動作ステツプＳ３にてＹレジスタ２０に格納
納されているコード情報〔3600〕とＸレジスタ１
９の格納情報〔14780〕とが論理演算回路３２に
て除算演算〔14780÷3600＝4.1055555〕が実行さ
れ除算結果〔4.1055555〕が再びＸレジスタ１９
に格納される。ここでこの除算結果と第４図ｈで
の結果とを比較してみるに、第４図ｈにて一連の
時間情報演算で得られた演算結果は〔4.10556〕
であるのに対し、本ステツプ動作S₃〜S₆にて得ら
れた結果は〔4.1055555〕であり、この本ステツ
プ動作にて得られた結果数における下二桁の数値
「55」は、本来、単に４時間６分20秒という時間
情報をキー操作にて置換入力した場合にＸレジス
タ１９に貯えられるべき数値であるが、上記第４
図の如くのキー操作に伴う時間演算を実行した場
合に、計算機内部のハード上の理由にて失なわれ
てしまうが、この誤差を本ステツプ動作S₃〜S₆に
より本来のものに補正したことになる。次いでこ
の格納情報〔4.1055555〕は動作ステツプＳ７に
より最下位桁Ｘ_LSDに“１”が加算される。

即ち、制御信号Ｃ７により出力ゲート２７及び
ゲート回路３１を開きＸレジスタ１９の格納情報
〔4.1055555〕を論理回路３２に導びくと共に最下
位桁のタイミングで出力ゲート１５を開きコード
発生器１４から発生したコード“１”をゲート回
路３１を介して論理演算回路に導びき、ここでＸ
レジスタ１９の最下位桁に〔１〕が加算され、加
算結果〔4.1055556〕を入力ゲート２３を介して
再びＸレジスタ１９に格納する。以上説明した本
件発明の演算方式である動作ステツプＳ３〜Ｓ７
を実行することにより時間演算実行中にて生じた
「時」単位10進演算情報の誤差が修正され、「時」
「分」「秒」の時間情報に変換した場合に正確な通
常の時間情報形態に直ぐ変換されるようになる。

次にこの修正された「時」単位の10進時間情報
をもとに従来と同様の方法で60進に変換して
「時」「分」「秒」の時間情報を各レジスタに格納
する動作ステツプＳ８が制御信号Ｃ８により実行
される。この動作ステツプＳ８の詳細な動作フロ
ーを第５図ｂに示す。尚この動作ステツプは従来
通常に行なわれている動作であるのでここでは制
御信号をＣ８信号として一括して説明しているが
第５図ｂの動作フローに従い異なるタイミングで
異なる制御を行う信号を発生する。以下、この第
５図ｂの動作フローに従つて説明する。まず制御
信号Ｃ８により動作ステツプＳ８０１が実行さ
れ、Ｘレジスタ１９に格納されている「時」単位
の情報〔4.1055556〕が出力ゲート、ゲート回路
３１、論理演算回路３２及び入力ゲート２５を介
してＡレジスタ２１に転送され、各レジスタ状態
は第６図ａの如くになる。次いで動作ステツプＳ
８０２に制御が移り、前記Ｘレジスタ１９の内容
〔4.1055556〕が論理演算回路３２に送られ、そこ
にて小数点以下の数値〔0.1055556〕がカツトさ
れる丸め算が実行され、整数部の数値〔４〕のみ
が分離され、この整数部の「時」単位情報〔４〕
は再び入力ゲート２３を介してＸレジスタ１９に
格納される（第６図ｂ）。更に動作ステツプＳ８
０３が実行されて、前記Ａレジスタ２１の内容
〔4.1055556〕からＸレジスタ１９の内容〔４〕が
論理演算回路３２で減算〔4.105556−４＝
0.1055556〕され、減算結果〔0.1055556〕が入力
ゲート２６を介して再びＡレジスタ２１に格納さ
れる（第６図ｃ）。次いで動作ステツプＳ８０４
に従い、制御信号Ｃ８により出力ゲート１７を開
きコード発生器１４からのコード情報“60”を入
力ゲート２４を介してＹレジスタに格納する（第
６図ｄ）。次いで動作ステツプＳ８０５では、前
記Ａレジスタ２１に格納されている「時」単位の
情報〔0.1055556〕を「分」単位の時間情報に変
換するためにこのＡレジスタ２１の内容とＹレジ
スタ２０の内容が論理演算回路３２にて乗算
〔0.1055556×60＝6.333336〕され乗算結果
〔6.333336〕が入力ゲート２５を介して再びＡレ
ジスタ２１に格納される（第６図ｅ）。次いで動
作ステツプＳ８０６，Ｓ８０７において、このＡ
レジスタ２１に格納された「分」単位の時間情報
〔6.333336〕は前述同様各ゲート及び論理演算回
路３２、入力ゲート２６を介してＢレジスタ２２
に格納され、更に、Ａレジスタ２１の内容
〔6.333336〕は演算回路３２にて整数部と小数部
とが分離され、小数部がカツトされ整数部のみの
「分」単位の時間情報〔６〕が再び入力ゲート２
５を介してＡレジスタ２１に格納される（第６図
ｆ）。

また動作ステツプＳ８０８，８０９では、前記
Ｂレジスタ２２の内容〔6.333336〕からＡレジス
タ２１の内容〔６〕が論理演算回路３２にて減算
〔6.333336−６＝0.333336〕され、減算結果
〔0.333336〕が入力ゲート２６を介して再びＢレ
ジスタ２２に格納される。このＢレジスタ２２に
格納された「分」単位の時間情報はＹレジスタ２
０の格納情報〔60〕と論理演算回路３２にて乗算
〔0.333336×60＝20.00016〕され、乗算結果
〔20.00016〕が入力ゲート２６を介してＢレジス
タ２２に格納される（第６図ｇ）。このＢレジス
タに格納された「秒」単位の時間情報
〔20.00016〕は動作ステツプＳ８１０において、
論理演算回路３２に加えられ、ここで小数点以下
はカツトされ整数部〔20〕のみが再びＢレジスタ
２２に格納される（第６図ｈ）。以上の説明によ
り動作ステツプＳ８による「時」単位の時間情報
が「時」「分」「秒」の時間情報に変換され、
「時」情報〔４〕はＸレジスタ１９に「分」情報
〔６〕はＡレジスタ２１に、「秒」情報〔20〕はＢ
レジスタ２２にそれぞれ格納されたことになる。
尚この場合格納情報は各レジスタの上位桁に格納
されている。

次に、この回路は上記各レジスタ１９，２１，
２２に格納された時間情報を「時」「分」「秒」の
順序で直列化する動作ステツプＳ９の制御に移
り、制御部１２から指令制御信号Ｃ９の基に実行
される。この直列化動作は最終的な時間情報を表
示するために行なわれるもので、第２図には示さ
れていないがこの動作を行うために必要な回路及
び詳細な制御信号を第７図に示す。尚第３図と同
一部分には同一符号を符して示す。

第７図において、１２ａは制御部１２に組み込
まれたタイミング制御回路を示すもので、各レジ
スタＸ、Ａ、Ｂは８桁で構成されておりこの各レ
ジスタに格納された時間情報を通常の「時」
「分」「秒」の時間形態に分割して表示するために
上記各レジスタＸ、Ａ、Ｂの桁タイミング信号を
出力する。即ち、第８図にこの桁タイミング信号
の期間を示すように、８桁（D₁〜D₃）構成のレジ
スタにおいてこの８桁を１語（1W）とすると
１，２桁目D₁，D₂を「時」単位の情報を選択す
るタイミング信号B₁とし、次いで３桁目D₃を分
割コードを挿入するためのタイミング信号D₃と
し、４，５桁目D₄，D₅を「分」単位の情報を選
択するタイミング信号B₂とし、更に６桁目D₆を
分割コード挿入タイミング信号D₆、７、８桁目
D₇，D₈を「時」単位の情報を選択するタイミン
グ信号B₃とする。これらのタイミング信号はシ
ーケンシヤルに連続して第７図のタイミング制御
回路１２ａから発生される。制御部１２は更に直
列化動作のための制御信号M₁〜M₅を出力する。
１４は前述したコード発生器で新たな分離コード
例えば０〜９の数値コードとは異なる“1100”を
発生する。４１はこの分離コード“1100”を読み
出すための出力ゲートであり、この出力ゲート４
１は、前記制御信号M₂とタイミング信号D₆との
論理積信号または制御信号M₄とタイミング信号
D₃との論理積信号によつて開路するもので、こ
のゲート出力はＸレジスタ１９の入力ゲート２３
に加えられている。この出力ゲート２３には制御
信号M₅とタイミング信号B₁との論理積信号によ
つて開く出力ゲート３０を介したＢレジスタ２２
の出力が加えられている。更にこの出力ゲート２
３には、制御信号M₃によつて開くゲート２９及
び遅延回路４２を介したＡレジスタ２１の出出力
が加えられている。このＸレジスタ１９の出力側
には新たにレジスタの内容を続み出すための出力
ゲート４３が設けられており、このゲート４３は
制御部１２からの表示指令制御信号Ｃ１０によつ
て開路する。

前述したように各レジスタには、図示するよう
にそれぞれ「時」「分」「秒」情報が格納されてい
るから、まず制御信号M₁によつてＸレジスタ１
９に格納されている「時」情報〔４〕を第７桁目
まで桁上げし、次いで、制御信号M₂によつて
「時」情報と「分」情報との分離コード“1100”
をタイミング信号D₆のタイミングで出力ゲート
４１を開き、入力ゲート２３を介してＸレジスタ
の第６桁目に挿入する。更に制御信号M₃により
出力ゲート２９を開き、Ａレジスタ２１の「分」
情報〔６〕を、遅延回路４２、入力ゲート２３を
介してＸレジスタの「分」情報格納領域である第
５桁目、第４桁目の第４桁目に格納する。次いで
制御信号M₄とタイミング信号D₃とにより出力ゲ
ート４１を開いて再びコード発生器１４から分離
コード“1100”を入力ゲート２３を介してＸレジ
スタ１９の第３桁目に格納する。更に制御信号
M₅とタイミング信号B₁とにより出力ゲート３０
を開き、Ｂレジスタに格納されている「秒」情報
を入力ゲート２３を介してＸレジスタ１９の
「秒」情報格納領域である第２桁目、第１桁目に
格納する。以上で各レジスタに別個に格納されて
いた「時」「分」「秒」のそれぞれの情報はＸレジ
スタに一列に格納され、しかも「時」「分」「秒」
のそれぞれの情報間には分離コード“1100”が挿
入された形べ格納される。

このＸレジスタ１９の内容は制御部１２からの
表示命令制御信号Ｃ１０により出力ゲート４３を
開いて表示部３３に転送し、表示部３３にて図示
の如く４□６□20なる通常の時間形態で表示す
る。

尚、上記実施例では時間情報演算に適用した例
につき説明したが、本発明はｎ進のある単位を基
準として10進情報で得られたものを、ｎ進の各単
位に変換する際の各種演算、例えば通貨単位で12
進の単位量であるポンド単位の変換等に適用し得
るものである。

又、上記実施例では所定の単位を基準として10
進状態で得られているものをｎ進の各単位量に変
換する命令を与える手段としてキー入力手段を例
にとり説明したが、本発明はこれに限られること
なく、例えば、上記演算結果が得られたならば計
算機内部より上記演算終了後続けて自動的に上記
命令が発生し本発明の装置と同様に演算を実行し
得ることはもちろんである。

更に上記実施例で、第５図ａにおけるステツプ
S₇の動作でＸレジスタの最下位桁の数値に数値１
を加算する例を示したが、本発明はこれに限られ
ることなく、ｎ進の各単位量に変換する際にｎ進
の定数を何回か乗算するが、その乗算の際に誤差
のでない範囲の数値１以上の微小数、例えば数値
２〜３程度のものを加算してもよいものである。

以上述べたように本発明によれば、10進以外の
ｎ進の単位量情報が、ある基準単位を基に10進情
報として表現されているものを、ｎ進の各単位情
報を変換する際に、ある所定数の乗算、丸め演
算、除算、微小数の加算等の簡単な演算の組合せ
により実現し得るので、簡単な制御並びに回路構
成でもつて正確に変換し得る10進数―ｎ進数の単
位情報変換演算装置を提供することができる。

【図面の簡単な説明】

第１図は従来の時間演算方式を説明するための
図、第２図は本発明の演算装置の基本動作を説明
するための動作フローチヤート、第３図は本発明
の演算の演算装置を時間演算に適用した実施例の
構成図、第４図は同実施例の動作を説明するため
のキー操作に伴うレジスタ内容の変化状態を示す
図、第５図ａは第３図の回路構成における動作フ
ローチヤート、第５図ｂは第４図ａの動作ステツ
プS₈（10進―60進変換動作）の詳細な動作フロー
チヤート、第６図はステツプS₈の動作フローに伴
う各レジスタ内容の変化状態を示す図、第７図は
同実施例の直列化指令を行うために必要な部分回
路構成図、第８図は桁タイミング信号を説明する
ための図である。１１…キー入力部、１２…制御部、１３…33進
カウンター、１４…コード発生器、１５〜１８，
２７〜３０…出力ゲート回路、２３〜２６…入力
ゲート回路、３１…ゲート回路群、３２…論理演
算回路、３３…表示部。

Claims

【特許請求の範囲】

１演算用レジスタ及び演算情報を一時的に格納
する補助用レジスタから成り、少なくともこれら
レジスタのうちの１つにｎ進で複数の単位量で表
現される演算値情報を上記単位のうちの所定の単
位を基準に10進の数値情報形態で貯える記憶手段
と、該記憶手段に記憶されている10進の情報をｎ
進の情報に変換するよう指示するための変換指示
キーを有する入力手段と、少なくとも基準単位／
最小変位単位から成る定数、四捨五入のための定
数及びｎ進数としての定数ｎ、補正用の微少数、
を記憶する定数記憶手段と、少なくとも乗除算及
び加算、四捨五入演算を行なう論理演算手段と、
上記入力手段を変換指示キーの操作により、上記
定数記憶手段から選択的に読み出された基準単
位／最小変位単位からなる定数と上記10進の数値
情報とを乗じ、乗算結果の最小変位単位に対応す
る小数点桁に対して上記定数記憶手段から選択的
に読み出された四捨五入のための定数を用いて四
捨五入演算を行ない、四捨五入された上記乗算結
果を上記基準単位／最小変位単位から成る定数で
除算すると共に該除算結果数の最下位桁の数値に
上記補正用の微少数を加算し、この加算結果数を
基に該結果数を整数部と小数点部とに分離し、整
数部を上位の単位情報として上記記憶手段のうち
の所定のレジスタに記憶し、上記定数記憶手段か
ら読み出された定数ｎを上記小数点部に乗じてそ
の結果を整数部と小数点部とに分離して整数部を
ｎ進で表現される下位の単位情報に変換すると共
に変換結果を上記記憶手段のうちの所定のレジス
タに記憶する変換記憶操作を行ない、分離される
小数点部に対して該変換記憶操作を順次繰返し行
なうよう上記論理演算手段及び上記記憶手段に対
して制御する制御手段とを具備した事を特徴とす
る10進数−ｎ進数単位情報変換演算装置。