JPS6037505B2 - イニシヤル・プログラム・ロ−ド方式 - Google Patents
イニシヤル・プログラム・ロ−ド方式Info
- Publication number
- JPS6037505B2 JPS6037505B2 JP55103929A JP10392980A JPS6037505B2 JP S6037505 B2 JPS6037505 B2 JP S6037505B2 JP 55103929 A JP55103929 A JP 55103929A JP 10392980 A JP10392980 A JP 10392980A JP S6037505 B2 JPS6037505 B2 JP S6037505B2
- Authority
- JP
- Japan
- Prior art keywords
- initial program
- disk device
- program loading
- ipl
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機システムにおけるイニシャル・プロ
グラム・ロード方式に関するものである。
グラム・ロード方式に関するものである。
周知のように、電子計算機システムにおいては、電線投
入時あるいはシステムリセット等をきつかけとして、デ
ィスク装置、フロッピイデイスク装置等の外部記憶装置
より主記憶装置へプログラム（管理プログラムの常駐部
等）をロードする必要がある。
入時あるいはシステムリセット等をきつかけとして、デ
ィスク装置、フロッピイデイスク装置等の外部記憶装置
より主記憶装置へプログラム（管理プログラムの常駐部
等）をロードする必要がある。
これがイニシャル・プログラム・ロード（以下、ｍＬと
略す）である。ところで複数台のＩＰＬ用装置が接続さ
れる構成の電子計算機システムにおいては、電源投入時
等のＩＰＬに先立ってｍＬ用装置を指定する必要がある
が、従釆はオペレータがスイッチ等で一々ＩＰＬ用装置
を指定しており、操作が煩わしいこと、あるいはスイッ
チの設定ミスを起し易いなどの問題があった。本発明の
目的は上記の如き従来の問題点を除去し、ＩＰＬ時のオ
ペレータの操作性を向上させる花Ｌ方式を提供すること
にある。しかして、本発明の特徴とするところは、複数
台のＩＰＬ可能装置にあらかじめ優先順位を設定し、電
源投入時のＩＰＬ動作をする前に、最燈先順位のＩＰＬ
用装置より低位のレベルに向かって接続の有無をチェッ
クし、最初に接続が確認された装置よりｍＬを行なうこ
とにある。
略す）である。ところで複数台のＩＰＬ用装置が接続さ
れる構成の電子計算機システムにおいては、電源投入時
等のＩＰＬに先立ってｍＬ用装置を指定する必要がある
が、従釆はオペレータがスイッチ等で一々ＩＰＬ用装置
を指定しており、操作が煩わしいこと、あるいはスイッ
チの設定ミスを起し易いなどの問題があった。本発明の
目的は上記の如き従来の問題点を除去し、ＩＰＬ時のオ
ペレータの操作性を向上させる花Ｌ方式を提供すること
にある。しかして、本発明の特徴とするところは、複数
台のＩＰＬ可能装置にあらかじめ優先順位を設定し、電
源投入時のＩＰＬ動作をする前に、最燈先順位のＩＰＬ
用装置より低位のレベルに向かって接続の有無をチェッ
クし、最初に接続が確認された装置よりｍＬを行なうこ
とにある。
以下、本発明の一実施例につき図面を用いて詳細に説明
する。
する。
第１図及び第２図は本発明で対象とする電子計算機シス
テムのブロック図である。
テムのブロック図である。
第１図において、演算処理装置１にはインタフェース・
バスラィン４を通してタイマ機構２、主記憶装置３、シ
ステムコンソール用のキーボード装置５、フロッピディ
スク装置６およびディスク装置７が接続されている。主
記憶装置３はｍＬ動作を実行するのに必要なＩＰＬプロ
グラムがあらかじめ格納されている領域９（一般にＲＯ
Ｍで構成される）、及びｍＬ‘こよりプログラムが格納
される領域１０（一般にＲＡＭで構成される）より成る
。第２図は、第１図のディスク装置７の替りに２台目の
フロッピディスク装置８が接続されていること以外は第
１図と同じである。いわゆる第１図はディスク装置ベー
スのシステムであり、第２図はフロッピディスク装置ベ
ースのシステムである。ここで、第１図の構成において
は、イニシャル・プログラムはディスク装置７に格納さ
れており、第２図の構成においては、フロッピディスク
装置６にイニシャル・フロッピ媒体がセットされる様に
決めてあるとする。
バスラィン４を通してタイマ機構２、主記憶装置３、シ
ステムコンソール用のキーボード装置５、フロッピディ
スク装置６およびディスク装置７が接続されている。主
記憶装置３はｍＬ動作を実行するのに必要なＩＰＬプロ
グラムがあらかじめ格納されている領域９（一般にＲＯ
Ｍで構成される）、及びｍＬ‘こよりプログラムが格納
される領域１０（一般にＲＡＭで構成される）より成る
。第２図は、第１図のディスク装置７の替りに２台目の
フロッピディスク装置８が接続されていること以外は第
１図と同じである。いわゆる第１図はディスク装置ベー
スのシステムであり、第２図はフロッピディスク装置ベ
ースのシステムである。ここで、第１図の構成において
は、イニシャル・プログラムはディスク装置７に格納さ
れており、第２図の構成においては、フロッピディスク
装置６にイニシャル・フロッピ媒体がセットされる様に
決めてあるとする。
又、ＩＰＬ用装置の優先順位としては、ディスク装置、
フロッピディスク装置の順、さらに同種の装置において
は装置番号の若い順に優先順位をもたせてあるとする。
本発明は、この両システム構成のＩＰＬを主記憶装置３
の領域９に格納されている同じＩＰＬプログラムより、
電源没入時あるいはシステムリセット等をきっかけとし
て自動的に行うものである。第３図はそのフローチャー
トを示したもので、以下、これにもづいて動作を説明す
る。電源投入等によりＩＰＬプログラム制御が渡される
と、該ＩＰＬプログラムは一定時間、タイマ機構２を用
いて時間監視を行い、その時間内（例えば３秒）にオペ
レータが何らキー操作をしなかった場合（ステップ１１
）、まず花Ｌ用装置として優先順位の最も高いディスク
装置７の接続をチェックする（ステップ１２）。即ち、
ディスク装置７に入出力命令を発行し、応答があれば接
続ごれており、応答がなければ接続されてないものとす
る。第１図の場合にはディスク装置７の接続が確認され
るので、該ディスク装置７を起動し（ステップ１３）、
それに格納されているイニシャル・プログラムを主記憶
装置３の領域１０‘こロードする（ステップ１４）。一
方、第２図の場合はディスク装置の夫接続が確認される
ので、次に優先順位の高い１台目のフロッピディスク装
置６の接続を同様にしてチェックする（ステップ１５）
。そして、フロッピディスク装置６が懐続されている場
合は、それにフロッピ媒体がセットされているか否かチ
ェックし（ステップ１６）、セットされていない場合は
セットされるのを待ち、フロツピ媒体のセットが確認さ
れると、該フロッピディスク装置６を起動し（ステップ
１７）、フロッピ媒体のイニシャル・プログラムを主記
憶装置３の領域１０にロードする（ステップ１８）。な
お、ＩＰＬプログラム制御が移り、前記一定時間内にオ
ペレータのキー挿作があれば、キー入力によりどのＩＰ
Ｌ用装置が指定されたかチェックし（ステップ１９）、
もしディスク装置７が指定されたのであれば、該ディス
ク装置７よりＩＰＬ動作を行い（ステップ１３，１４）
、又、例えばフロッピディスク装置８が指定された場合
は、それよりＩＰＬ動作を行う（ステップ１６，１７，
１８）。
フロッピディスク装置の順、さらに同種の装置において
は装置番号の若い順に優先順位をもたせてあるとする。
本発明は、この両システム構成のＩＰＬを主記憶装置３
の領域９に格納されている同じＩＰＬプログラムより、
電源没入時あるいはシステムリセット等をきっかけとし
て自動的に行うものである。第３図はそのフローチャー
トを示したもので、以下、これにもづいて動作を説明す
る。電源投入等によりＩＰＬプログラム制御が渡される
と、該ＩＰＬプログラムは一定時間、タイマ機構２を用
いて時間監視を行い、その時間内（例えば３秒）にオペ
レータが何らキー操作をしなかった場合（ステップ１１
）、まず花Ｌ用装置として優先順位の最も高いディスク
装置７の接続をチェックする（ステップ１２）。即ち、
ディスク装置７に入出力命令を発行し、応答があれば接
続ごれており、応答がなければ接続されてないものとす
る。第１図の場合にはディスク装置７の接続が確認され
るので、該ディスク装置７を起動し（ステップ１３）、
それに格納されているイニシャル・プログラムを主記憶
装置３の領域１０‘こロードする（ステップ１４）。一
方、第２図の場合はディスク装置の夫接続が確認される
ので、次に優先順位の高い１台目のフロッピディスク装
置６の接続を同様にしてチェックする（ステップ１５）
。そして、フロッピディスク装置６が懐続されている場
合は、それにフロッピ媒体がセットされているか否かチ
ェックし（ステップ１６）、セットされていない場合は
セットされるのを待ち、フロツピ媒体のセットが確認さ
れると、該フロッピディスク装置６を起動し（ステップ
１７）、フロッピ媒体のイニシャル・プログラムを主記
憶装置３の領域１０にロードする（ステップ１８）。な
お、ＩＰＬプログラム制御が移り、前記一定時間内にオ
ペレータのキー挿作があれば、キー入力によりどのＩＰ
Ｌ用装置が指定されたかチェックし（ステップ１９）、
もしディスク装置７が指定されたのであれば、該ディス
ク装置７よりＩＰＬ動作を行い（ステップ１３，１４）
、又、例えばフロッピディスク装置８が指定された場合
は、それよりＩＰＬ動作を行う（ステップ１６，１７，
１８）。
即ち、システムがあらかじめ決められた優先順位に従っ
てＩＰＬ用装置を決定する以外に、従来と同様に、オペ
レータのキー操作により任意にＩＰＬ用装置を決定する
こともできる。第３図ではｍＬ用装置の優先順位として
ディスク装置、フロッピディスク装置の順とし、ディス
ク装置７が接続されていない場合は直ちにフロッピディ
スク装置６の接続を確認するフローを示したが、複数台
のディスク装置が接続できる構成の場合は、各ディスク
装置の接続を例えば若い順にチェックし、いずれのディ
スク装置も接続されていない場合、フロッピディスク装
置のチェックに移るようにすればよい。
てＩＰＬ用装置を決定する以外に、従来と同様に、オペ
レータのキー操作により任意にＩＰＬ用装置を決定する
こともできる。第３図ではｍＬ用装置の優先順位として
ディスク装置、フロッピディスク装置の順とし、ディス
ク装置７が接続されていない場合は直ちにフロッピディ
スク装置６の接続を確認するフローを示したが、複数台
のディスク装置が接続できる構成の場合は、各ディスク
装置の接続を例えば若い順にチェックし、いずれのディ
スク装置も接続されていない場合、フロッピディスク装
置のチェックに移るようにすればよい。
これはフロッピデイスク装置についても同様であり、フ
ロッピディスク装置６が接続されていない場合は次のフ
ロッピディスク装置８の接続をチェックし、該フロツピ
デイスク装置８が接続されている場合はそれよりＩＰＬ
動作を行うようにすればよい。以上に述べた如き構成で
あるから本本発明にあっては、次の如き効果を得ること
ができる。１ 電子計算機システムの構成のベースが、
ディスク装置ベースでもフロッピデイスクベースでも同
一のＩＰＬプログラムが使用できる。
ロッピディスク装置６が接続されていない場合は次のフ
ロッピディスク装置８の接続をチェックし、該フロツピ
デイスク装置８が接続されている場合はそれよりＩＰＬ
動作を行うようにすればよい。以上に述べた如き構成で
あるから本本発明にあっては、次の如き効果を得ること
ができる。１ 電子計算機システムの構成のベースが、
ディスク装置ベースでもフロッピデイスクベースでも同
一のＩＰＬプログラムが使用できる。
２ フロツピデイスク装置ベースのシステムにおいて、
システム拡張でディスク装置ベースシステムに変更して
もＩＰＬプログラムは同一である。
システム拡張でディスク装置ベースシステムに変更して
もＩＰＬプログラムは同一である。
３ オペレータがＩＰＬ用装置を任意に指定する時以外
、スイッチ等の操作が無いので操作性が良いし、スイッ
チの設定ミスが防止できる。
、スイッチ等の操作が無いので操作性が良いし、スイッ
チの設定ミスが防止できる。
第１図及び第２図は本発明で対象とする電子計算機シス
テム例のブロック図、第３図は第１図及び第２図を対象
とした本発明のＩＰＬ方式を説明するための流れ図であ
る。 １・・・・・・演算処理装置、２・・・・・・タイマ機
構、３・・・・・・主記憶装置、４・・・・・・バスラ
ィン、５・・・・・・キーボード装置、６，８・・・・
・・フロッピディスク装置、７．．・．．・ディスク装
置。 第１図 第２図 第３図
テム例のブロック図、第３図は第１図及び第２図を対象
とした本発明のＩＰＬ方式を説明するための流れ図であ
る。 １・・・・・・演算処理装置、２・・・・・・タイマ機
構、３・・・・・・主記憶装置、４・・・・・・バスラ
ィン、５・・・・・・キーボード装置、６，８・・・・
・・フロッピディスク装置、７．．・．．・ディスク装
置。 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １ イニシヤル・プログラムを格納しているイニシヤル
・プログラム・ロード用装置が複数台接続される構成の
電子計算機システムにおいて、各々のイニシヤル・プロ
グラム・ロード用装置にあらかじめ優先順位を設定し、
電源投入あるいはシステムリセツト等をきつかけとして
自動的に前記イニシヤル・プログラム・ロード用装置の
接続を優先順位の高い順に確認し、該接続の確認された
最優先順位のイニシヤル・プログラム・ロード用装置を
起動する手段を設け、該起動を受けたイニシヤル・プロ
グラム・ロード用装置によりイニシヤル・プログラム・
ロードを行うことを特徴とするイニシヤル・プログラム
・ロード方式。 ２ 特許請求の範囲第１項記載のイニシヤル・プログラ
ム・ロード方式において、電源投入あるいはシステムリ
セツト時、所定時間の時間監視を行い、該所定時間内に
キー操作によるイニシヤル・プログラム・ロード用装置
の指定があると、該イニシヤル・プログラム・ロード用
装置よりイニシヤル・プログラムのロードを行うことを
特徴とするイニシヤル・プログラム・ロード方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55103929A JPS6037505B2 (ja) | 1980-07-29 | 1980-07-29 | イニシヤル・プログラム・ロ−ド方式 |
| KR1019810002435A KR860000494B1 (ko) | 1980-07-29 | 1981-07-04 | 이니셜 프로그램 로우드방식(Initial program load 方式) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55103929A JPS6037505B2 (ja) | 1980-07-29 | 1980-07-29 | イニシヤル・プログラム・ロ−ド方式 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13016686A Division JPS61281346A (ja) | 1986-06-06 | 1986-06-06 | イニシヤル・プログラム・ロ−ド方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5729122A JPS5729122A (en) | 1982-02-17 |
| JPS6037505B2 true JPS6037505B2 (ja) | 1985-08-27 |
Family
ID=14367113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55103929A Expired JPS6037505B2 (ja) | 1980-07-29 | 1980-07-29 | イニシヤル・プログラム・ロ−ド方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6037505B2 (ja) |
| KR (1) | KR860000494B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043748A (ja) * | 1983-08-19 | 1985-03-08 | Nec Corp | デ−タ処理装置におけるワ−クステ−シヨン用フア−ムウエアのロ−ド方式 |
| JPS6320243U (ja) * | 1986-07-22 | 1988-02-10 | ||
| FR2639734A1 (fr) * | 1988-11-30 | 1990-06-01 | Europ Rech Electr Lab | Ordinateur et procede de demarrage d'ordinateur |
-
1980
- 1980-07-29 JP JP55103929A patent/JPS6037505B2/ja not_active Expired
-
1981
- 1981-07-04 KR KR1019810002435A patent/KR860000494B1/ko active
Also Published As
| Publication number | Publication date |
|---|---|
| KR830006736A (ko) | 1983-10-06 |
| JPS5729122A (en) | 1982-02-17 |
| KR860000494B1 (ko) | 1986-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5564054A (en) | Fail-safe computer boot apparatus and method | |
| US8468342B2 (en) | Computer system and method for performing integrity detection on the same | |
| JP3279823B2 (ja) | 最後にブートに成功した既知のシステム構成データ・セットを用いたコンピュータ・システムのブート方法および装置 | |
| US7689820B2 (en) | Rapid-boot computing device with dual operating systems | |
| US20030065915A1 (en) | Method for initializing computer system | |
| KR100352188B1 (ko) | 컴퓨터 기억장치용 수정가능한 파티션부트레코드 | |
| JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
| US7178019B2 (en) | Networked basic input output system read only memory | |
| JPS6351301B2 (ja) | ||
| JPS6037505B2 (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| US5574943A (en) | Gate-A20 and CPU reset circuit for mircroprocessor-based computer system | |
| JPH08179937A (ja) | ブートプログラム切替え装置及びその方法 | |
| JPH1153225A (ja) | 障害処理装置 | |
| US20060095583A1 (en) | Uniform disk image for performing computer diagnostics | |
| JPH0410654B2 (ja) | ||
| JPH0520104A (ja) | 仮想クラスタ間通信処理装置 | |
| JPS59109927A (ja) | イニシヤル・プログラム・ロ−ド制御方式 | |
| JP2972930B2 (ja) | コンピュータシステムの最適環境設定装置 | |
| JPH0370262B2 (ja) | ||
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS62226357A (ja) | イニシアル・プログラム・ロ−ド方式 | |
| JPH05165796A (ja) | 分散型コンピュータネットワークにおけるソフトウェア開発ツール起動方式 | |
| JPS6127793B2 (ja) | ||
| JPS5849903B2 (ja) | 計算機並列接続システム | |
| JPS63178311A (ja) | 自動電源断処理機能を有するデ−タ処理装置 |