JPS6033721A - 信号クリッピング回路 - Google Patents
信号クリッピング回路Info
- Publication number
- JPS6033721A JPS6033721A JP58142829A JP14282983A JPS6033721A JP S6033721 A JPS6033721 A JP S6033721A JP 58142829 A JP58142829 A JP 58142829A JP 14282983 A JP14282983 A JP 14282983A JP S6033721 A JPS6033721 A JP S6033721A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- current
- resistor
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は集積回路用等に好適する信号クリッピング回
路の改良に関する。
路の改良に関する。
従来、音響機器を含む電子機器一般に広く使用される集
積回路化が図られた信号クリッピング回路として第１図
および第２図に示すように構成されたものが知られてい
る。
積回路化が図られた信号クリッピング回路として第１図
および第２図に示すように構成されたものが知られてい
る。
すなわち、第１図は信号源が電圧出力となっている場合
のもので、入力信号源ｖ１Ｎからの入力信号は演算増幅
器ＯＰの反転木刀端に）が仮想接地ポイントであるため
に抵抗Ｒ１＋ Ｒ２によシ分圧され、その電圧が約±０
．７ｖ以上になるとダイオードＤＩまたはＤ２でクリッ
プされる。
のもので、入力信号源ｖ１Ｎからの入力信号は演算増幅
器ＯＰの反転木刀端に）が仮想接地ポイントであるため
に抵抗Ｒ１＋ Ｒ２によシ分圧され、その電圧が約±０
．７ｖ以上になるとダイオードＤＩまたはＤ２でクリッ
プされる。
また、第２図は信号源が電流出力となっている場合のも
ので、入力信号源’ＩＮからの入力信号は抵抗ＲＩＧで
の電圧降下が約±０．７Ｖ以上になるとダイオードＤ！
またはＤ２でクリップされる。
ので、入力信号源’ＩＮからの入力信号は抵抗ＲＩＧで
の電圧降下が約±０．７Ｖ以上になるとダイオードＤ！
またはＤ２でクリップされる。
しかしながら、第２図による信号クリッピング回路にあ
っては、信号理工ＩＮに直列に抵抗Ｒ１゜が入っている
ため、該抵抗ＲＩＧで発生する熱雑音が加算されてしま
うので、ＳＡ的に不利である。
っては、信号理工ＩＮに直列に抵抗Ｒ１゜が入っている
ため、該抵抗ＲＩＧで発生する熱雑音が加算されてしま
うので、ＳＡ的に不利である。
まｆｃ、クリソぎングレベルを切換える場合には、第３
図に示すように２つの信号理工□、□。
図に示すように２つの信号理工□、□。
■□Ｎ２を用意し、これらを２つのスイッチＳｌ、３２
で選択的に切換えてから、抵抗ＲＬＩまたはＲ１２によ
る電圧降下が約±０８７ｖ以上になると、２対のダイオ
ードＩ）ｔｔ ｅ ＤｘｔまたはＩ）ｔｓ ｖ Ｄ１４
でクリッピングするようにしなければならないので、回
路構成が複雑になるという問題を有していた。
で選択的に切換えてから、抵抗ＲＬＩまたはＲ１２によ
る電圧降下が約±０８７ｖ以上になると、２対のダイオ
ードＩ）ｔｔ ｅ ＤｘｔまたはＩ）ｔｓ ｖ Ｄ１４
でクリッピングするようにしなければならないので、回
路構成が複雑になるという問題を有していた。
そこで、この発明は以上のような点に鑑みてなされたも
ので、熱雑音の発生によるＳ／Ｈの悪影響をなくすと共
に、可及的に簡易な回路構成でクリッピンダレベルの切
換えが可能となるように改良した極めて良好なる信号ク
リッピング回路を提供することを目的としている〇〔発
明の概要〕 すなわち、この発明による信号クリッピング回路は、互
いに逆相関係にある第１および第２の信号電流源と、こ
れら第１および第２の信号電流源の一方の信号源からの
電流を電圧に変換する電流電圧変換手段と、前記第１お
よび第２の信号電流源間を直列状に結合するもので、前
記電流電圧変換手段からの電圧出力が所定値以上になる
状態で非導通状態から導通状態となるスイッチング手段
とを具備してなることを特徴として込る。
ので、熱雑音の発生によるＳ／Ｈの悪影響をなくすと共
に、可及的に簡易な回路構成でクリッピンダレベルの切
換えが可能となるように改良した極めて良好なる信号ク
リッピング回路を提供することを目的としている〇〔発
明の概要〕 すなわち、この発明による信号クリッピング回路は、互
いに逆相関係にある第１および第２の信号電流源と、こ
れら第１および第２の信号電流源の一方の信号源からの
電流を電圧に変換する電流電圧変換手段と、前記第１お
よび第２の信号電流源間を直列状に結合するもので、前
記電流電圧変換手段からの電圧出力が所定値以上になる
状態で非導通状態から導通状態となるスイッチング手段
とを具備してなることを特徴として込る。
以下図面を参照してこの発明の一実施例につき詳細に説
明する・ すなわち、第４図に示すように非反転入力端（＋）が接
地されると共に出力端ＯＵＴから反転入力端（−）Ｋ帰
還抵抗＆が接続された演算増幅器ｏｐの反転入力端（−
）Ｋ対し、第１の信号電流源ＩＩＮ□□が直接的に接続
されると共に、該第１の信号電流源ＩＩＮＩとは互いに
逆相関係にある第２の信号電流理工 がダイオードＤ２
１１ Ｄ２２を互いにＮ１２ 逆極性で並列状に介して接続されている。
明する・ すなわち、第４図に示すように非反転入力端（＋）が接
地されると共に出力端ＯＵＴから反転入力端（−）Ｋ帰
還抵抗＆が接続された演算増幅器ｏｐの反転入力端（−
）Ｋ対し、第１の信号電流源ＩＩＮ□□が直接的に接続
されると共に、該第１の信号電流源ＩＩＮＩとは互いに
逆相関係にある第２の信号電流理工 がダイオードＤ２
１１ Ｄ２２を互いにＮ１２ 逆極性で並列状に介して接続されている。
また、第２の信号電流源■ＩＮＩ□ｖｃｉｄ抵抗Ｒ６が
並列的に接続されている。
並列的に接続されている。
而して、以上の構成において、抵抗ＲｃにはＩ工□２・
Ｒｃなる電圧降下が発生するが、該電圧が約±０．７
Ｖ以下ではダイオードＤ２１１ Ｄ２２はいずれも非導
通状態にあるため、この状態では第５図に示すように電
流源■□Ｎ１２がなく電流源■ＩＮ□のみが存在するの
と等価である。
Ｒｃなる電圧降下が発生するが、該電圧が約±０．７
Ｖ以下ではダイオードＤ２１１ Ｄ２２はいずれも非導
通状態にあるため、この状態では第５図に示すように電
流源■□Ｎ１２がなく電流源■ＩＮ□のみが存在するの
と等価である。
そして、この場合には小レベルの電流なのでクリップさ
れることなく、そのまま演算増幅器ＯＰに加えられるこ
とになる。
れることなく、そのまま演算増幅器ＯＰに加えられるこ
とになる。
寸た、前述の”ＩＮＩ□・Ｒｃなる電圧降下が約±０．
７ｖ以上になるとダイオ−）’Ｄ、ｌまたはＤ２２が導
通することによシ、後述するようにクリッピングされて
演算増幅器ＯＰに加えられることになる。
７ｖ以上になるとダイオ−）’Ｄ、ｌまたはＤ２２が導
通することによシ、後述するようにクリッピングされて
演算増幅器ＯＰに加えられることになる。
このｊ潴合、演算増幅器ｏｐの反転入力端０の電位は前
述したように仮想接地Ｉインドであるため、非反転入力
端（＋）の電位である接地電位と同じである。
述したように仮想接地Ｉインドであるため、非反転入力
端（＋）の電位である接地電位と同じである。
そして、この状態では演算増幅器ｏＰには電流源ｌｌＮ
１１からの電流も加わるようになるが、電流源１１Ｎ１
．からの電流とは互いに逆相関係にあるため、電流理工
ＩＮＩＩからの電流分は打ち消されることになる。つま
り、このことは取り本面さず、”ｌＮｌ２・Ｒｏなる電
圧降下が約±０，７ｖをこえたとき、演算増幅器ＯＰに
加わる信号電流はクリップされることになるものである
。
１１からの電流も加わるようになるが、電流源１１Ｎ１
．からの電流とは互いに逆相関係にあるため、電流理工
ＩＮＩＩからの電流分は打ち消されることになる。つま
り、このことは取り本面さず、”ｌＮｌ２・Ｒｏなる電
圧降下が約±０，７ｖをこえたとき、演算増幅器ＯＰに
加わる信号電流はクリップされることになるものである
。
第６図は第４図の具体例を示すもので、電圧入力源ＩＩ
Ｎからの電圧入力をトランジスタＱ１ｚＱ２でなる差動
回路により差動電流に変換し、該変換信号電流を集積回
路化に適した位相反転器としてのトランジスタＱａｙ
Ｑ４ｙ Ｑ、ｓおよびＱ６−Ｑ７Ｑ８等でなるカレント
ミラー回路および前述した抵抗ＲｃやダイオードＤ２Ｉ
＊ Ｄ２２を介して演算増幅器ＯＰに伝達する如くした
場合である。
Ｎからの電圧入力をトランジスタＱ１ｚＱ２でなる差動
回路により差動電流に変換し、該変換信号電流を集積回
路化に適した位相反転器としてのトランジスタＱａｙ
Ｑ４ｙ Ｑ、ｓおよびＱ６−Ｑ７Ｑ８等でなるカレント
ミラー回路および前述した抵抗ＲｃやダイオードＤ２Ｉ
＊ Ｄ２２を介して演算増幅器ＯＰに伝達する如くした
場合である。
そして、この場合トランジスタＱ７１ Ｑｌｔが第４図
の電流源Ｉ に相当し、同じ＜ Ｑｓ＋ Ｑｔ。
の電流源Ｉ に相当し、同じ＜ Ｑｓ＋ Ｑｔ。
ＮＩ２
が電流源■ に相当している。
ＮＩ １
すなわち、以上のような信号クリッピング回路は信号（
電流）源に抵抗を直列に挿入していないので、抵抗によ
る熱雑音の発生を防止し、延いてはＳ／ｌ）Ｊに悪影響
を及ぼすことが解消されている。
電流）源に抵抗を直列に挿入していないので、抵抗によ
る熱雑音の発生を防止し、延いてはＳ／ｌ）Ｊに悪影響
を及ぼすことが解消されている。
第７図は第４図の抵抗Ｒ，を抵抗Ｒ，，ｌ Ｒ，。
としてスイッチＳ２１で切換えることにより、クリッピ
ンダレベルを句境えるようにしたものであるが、一対の
ダイオードＤ２１１ Ｄ２２でよい如くその回路構成を
可及的に簡易なものとすることができる。
ンダレベルを句境えるようにしたものであるが、一対の
ダイオードＤ２１１ Ｄ２２でよい如くその回路構成を
可及的に簡易なものとすることができる。
第８図は他の実施例として、第４図の演算増幅器ＯＰを
トランジスタまたはダイオードＱ２１〜Ｑ２ｇを図示の
如く接続してなるカレントミラー回路ＣＭＫ置換した場
合を示している。
トランジスタまたはダイオードＱ２１〜Ｑ２ｇを図示の
如く接続してなるカレントミラー回路ＣＭＫ置換した場
合を示している。
第９図もまた他の実施例として、第４図のダイオードＤ
２１ ｅ Ｄ２２をペースバイアス源ｖＢ１゜ｖＢ２を
有するトランジスタＱ３１ ｒ Ｑ３２に置換した場合
を示している。
２１ ｅ Ｄ２２をペースバイアス源ｖＢ１゜ｖＢ２を
有するトランジスタＱ３１ ｒ Ｑ３２に置換した場合
を示している。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で鍾
々の変形や適用が可能であ名ことは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で鍾
々の変形や適用が可能であ名ことは言う迄もない。
従って、以上詳述したようにこの発明によれば、熱雑音
の発生によるＳハの悪影響をなくすと共に、可及的に簡
易な回路構成でクリッピンダレベルの切換えが可能とな
るように改良した極めて良好なる信号クリッピング回路
を提供することができる。
の発生によるＳハの悪影響をなくすと共に、可及的に簡
易な回路構成でクリッピンダレベルの切換えが可能とな
るように改良した極めて良好なる信号クリッピング回路
を提供することができる。
第１図乃至第３図は従来の５孔なる信号クリッピング回
路を示す構成説明図、第４図はこの発明に係る信号クリ
ッピング回路の一実施例を示す構成説明図、第５図は第
４図の動作を説明するための小レベル時の等価回路図、
第６図、第７図は第４図の具体例を示す構成説明図、第
８図、第９図はこの発明の他の異なる実施例を示す構成
説明図である。 ＯＰ・・・演算増幅器、■Ｉ Ｎ １１ ’ Ｉ Ｎ
２・・・信号電流係、Ｒ，、Ｒｃ・・・抵抗、Ｄ２１
＊ Ｄ２２・・・ダイオード。
路を示す構成説明図、第４図はこの発明に係る信号クリ
ッピング回路の一実施例を示す構成説明図、第５図は第
４図の動作を説明するための小レベル時の等価回路図、
第６図、第７図は第４図の具体例を示す構成説明図、第
８図、第９図はこの発明の他の異なる実施例を示す構成
説明図である。 ＯＰ・・・演算増幅器、■Ｉ Ｎ １１ ’ Ｉ Ｎ
２・・・信号電流係、Ｒ，、Ｒｃ・・・抵抗、Ｄ２１
＊ Ｄ２２・・・ダイオード。
Claims (1)
- 互いに逆相関係にある第１および第２の信号電流源と、
これら第１および第２の信号電流源の一方の信号源から
の電流を電圧に変換する電、光電圧変換手段と、前記第
１および第２の信号電流源間を直列状に結合するもので
、前記電流電圧変換手段からの電圧出力が所定値以上に
なる状態で非導通状態から導通状態となるスイッチング
手段とを具備してなることを特徴とする信号クリッピン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142829A JPS6033721A (ja) | 1983-08-04 | 1983-08-04 | 信号クリッピング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142829A JPS6033721A (ja) | 1983-08-04 | 1983-08-04 | 信号クリッピング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033721A true JPS6033721A (ja) | 1985-02-21 |
| JPH0149207B2 JPH0149207B2 (ja) | 1989-10-24 |
Family
ID=15324581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58142829A Granted JPS6033721A (ja) | 1983-08-04 | 1983-08-04 | 信号クリッピング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155396A (en) * | 1989-10-03 | 1992-10-13 | Marelli Autronica Spa | Integrated interface circuit for processing the signal supplied by a capacitive sensor |
| JPH0654606U (ja) * | 1993-01-07 | 1994-07-26 | 富士重工業株式会社 | 塵芥収集車の安全装置 |
-
1983
- 1983-08-04 JP JP58142829A patent/JPS6033721A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155396A (en) * | 1989-10-03 | 1992-10-13 | Marelli Autronica Spa | Integrated interface circuit for processing the signal supplied by a capacitive sensor |
| JPH0654606U (ja) * | 1993-01-07 | 1994-07-26 | 富士重工業株式会社 | 塵芥収集車の安全装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149207B2 (ja) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPS6033721A (ja) | 信号クリッピング回路 | |
| JPH0344455B2 (ja) | ||
| JPH0843455A (ja) | 絶対値回路 | |
| JPH0339426B2 (ja) | ||
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPH0321927B2 (ja) | ||
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPH021408B2 (ja) | ||
| JPH0685584A (ja) | 比較器 | |
| JPH05100757A (ja) | 基準電圧発生回路 | |
| GB2024551A (en) | Temperature compensated signal level translating circuitry | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6150405B2 (ja) | ||
| JPS6150406B2 (ja) | ||
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage | |
| JPH0524226Y2 (ja) | ||
| JPH031845B2 (ja) | ||
| KR910007623Y1 (ko) | 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JP3397526B2 (ja) | ９０度移相回路 | |
| RU2006059C1 (ru) | Источник тока | |
| JPH0234491B2 (ja) | Kasukeedosetsuzokushutsuryokukairo | |
| JPH0347775B2 (ja) |