JPS6030469B2

JPS6030469B2 - 原稿画像合成装置

Info

Publication number: JPS6030469B2
Application number: JP52032385A
Authority: JP
Inventors: 帰耕西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1977-03-24
Filing date: 1977-03-24
Publication date: 1985-07-16
Also published as: JPS53117321A

Description

【発明の詳細な説明】本発明は２つのスキャン入力装置と１つの出力装置を有
して２つの原稿の画像情報を複合した１つの画像情報を
得る画像合成装置に関する。

原稿のコピーあるいは画像情報伝送、記憶において、原
稿の一部に修正を加える必要があることがある。たとえ
ば第１図に示すような原稿ＰＩ又はＰ４のある部分ＰＡ
ｌ又はＰＡ３の情報を他の原稿Ｐ２又はＰ５のある部分
ＰＡ２又はＰＡ４の情報に置きかえたコピーＰ３又はＰ
６を作成する場合、あるいは、それらに相当する画像送
信、記憶などをおこなう場合などである。また、原稿Ｐ
７に原稿８の情報を重畳する場合である。これらのコピ
ーを得る場合、従来においてはたとえば原稿Ｐ５をコピ
ーしてそのＰＡ４の部分を切り抜いて原稿Ｐ４のＰＡ３
に貼付して再度コピーをするということがおこなわれて
いる。

またコピーＰ９に相当する原稿を作成する場合には原稿
Ｐ７に手書で原稿Ｐ８のラインを引く必要があった。こ
のように従来においては、複合原稿画像を得る場合多く
の手数と時間を必要とする。本発明は、複合原稿作成の
手数と時間を節減することを目的としてなされたもので
あり、複合原稿画像信号を自動的に出力する原稿画像合
成装置を提供するものである。

上記目的を達成するために本発明においては、２個の走
査器を用いて２つの原稿を同時走査し、各走査器の画像
信号をそれぞれ記憶装置に記憶して、それらの記憶装置
から所定アドレスの画像信号を読み出して複合画像信号
を得る構成とする。

第１図に示す嫌稿Ｐ７とＰ８の画像を重複したコピーＰ
９に相当する画像信号を得る場合には、第２図に示す構
成とすることができる。第２図において、１は第１の走
査器、２は第２の走査器、３は第１の記憶装置、４は第
２の記憶装置、５は第１のアドレス指定装置、６は第２
のアドレス指定装置である。この構成において、原稿Ｐ
７および原稿Ｐ８の点Ｘ１，ＹＩと点Ｘ３，Ｙ３、点Ｘ
２，ＹＩと点Ｘ４，Ｙ３、点Ｘ１，Ｙ２と点Ｘ３，Ｙ４
、および点×２，Ｙ２を点Ｘ４，Ｙ４がそれぞれ対応し
て、同時に読み込まれるように第１および第２の走査器
１，２の光センサーＣＣＤ１，２を線分Ｘ１，Ｙ１，Ｘ
２，ＹＩおよび線分Ｘ３，Ｙ３，×４，Ｙ３から順次下
方へ、線分Ｘ１，Ｙ２，Ｘ２，Ｙ２および線分Ｘ３，Ｙ
４，Ｘ４，Ｙ４までＣＣＤＩとＣＣＤ２を同期させて並
列に走査してゆく。

ＣＣＤ光センサーは、一行分の光のコントラストを電圧
信号に変え、取りつけられている謙取素子数と同一数に
分割した電位差信号として読み取る。一行の読み込みが
完了するとＣＣＤＩおよびＣＣＤ２からシＩＪアル信号
列が、第１および第２の記憶装置として設けられている
ＲＡＭＩとＲＡＭ２に書き込まれる。このときＲＡＭＩ
とＲＮＭ２にはアドレス指定装置５，６で同一アドレス
を与えてやる。ＲＡＭ１，２への一行の書き込みが完了
すると、そのあとＲＡＭＩとＲＡＭ２とに貫き込んだと
きと同じアドレス列を与えてやって読み出しを開始する
。読み出されたそれぞれの信号をオアゲートを通して出
力する。この世力を一行分毎に読み出す。この過程をー
フレーム分繰り返すとコピーＰ９が作成できる。次に、
第４図に示す原稿ＰＩＯとＰＩＩからコピー１２に相当
する画像信号を合成する場合を第３図に示す。

この構成においては、走査器１および２のＣＣＤ光セン
サー等では、一行にわたってのデータを同一時刻に読み
込んでシリアルに出力する。

そこで原稿ＰＩＩの謙込をｉ行のところにプリセットし
ておいて、原稿ＰＩＯの読込スキ・ヤンがｊ行にきたと
き、原稿ＰＩＩの諸込を開始する。そしてｉ＋８行の謙
込が終わると原稿ＰＩＩの謙込を終了してやる。このよ
うにすればＰＩＩのｉ行からｉ十８行をＲＩＯの読み込
みのｉ行からｊ＋ａ行を読み込むのと同時刻に取り出せ
る。さて原稿ＰＩＯのｊ行からｉ十３行を読み取ってい
るときは、第５図のようなデータＡおよびデータＢを読
み取り、この二組のデータからデータＣをつくることに
なる。第３図に示す実施例は、入力データＡおよび入力
データＢを書き込むための記憶装置３，４（独立した２
個のＲＡＭ）と、バィディレクショナルデータラインの
場合には、図のようなダイオードその他整流素子で入出
力を切り離し、Ａ側出力とＢ側出力を結合して出力とし
た入出力部とアドレス指定装置５，６とからなる。アド
レスバスには、入力に同期させて０番地から順次に一行
のデータの数と同数以上のアドレスを与えてアドレス制
御をおこない、この操作を０行から最終行まで繰り返す
。Ｂ側のＲＡＭ２のアドレスはそのままのアドレスでは
なく、加減算器を経由して与えられる。この加減算器の
入力はＸおよびＹから構成されていて、Ｘ入力には原稿
ＰＩＩのｍ番地とコピーＰ１２のｎ番地の差ｍ−ｎを供
給する。Ｙ入力にはＡ側のＲＡＭＩに与えるのと同じア
ドレスを供給する。０行からｉ−１行までおよびｉ＋８
十１行から最終行までは、Ｂ入力を禁止してＡ入力を読
み込んで、一行の読み込みが終了するとただちにＡ側の
データを出力する。

ｉ行からｉ＋８行までは入力データＡおよび入力データ
Ｂを同時に双方のＲＡＭ１，２に読み込む。一行の読み
込が終了したときＢ入力側に設けてある加減算器のＸ入
力を開けて、ｍ−ｎを入力してやる。そしてアドレスが
ｎからｎ＋Ｑのあいだは、Ｂ側から出力を取り出しその
他のときはＡ側から出力を取り出すようにゲートをコン
トロールすると、第５図のデータＣのようなデータが得
られる。この結果原稿ＰＩＩと原稿ＰＩＯを合成したコ
ピーＰＩ川こ相当する画像信号が得られる。なおＡ側Ｒ
ＡＭＩのアドレス入力のところに付加してある７はＢ側
加減算器による時間お〈れとの位相を調整するための時
間調整回路である。次に本発明装置を用いた惨正複写装
置を第６図を参照して説明する。この第６図に示す複写
装置は、走査器を２つ備えているため、従来多量の原紙
をもった人が一合の複写装置を独占したところを、現在
使用している人が原紙のとりかえをしている時間を利用
して、あらかじめ他方にセットしておいた入力側から読
み取らせることができる。ちようど一合のコンピュータ
ーの中央処理装置（ＣＰＵ）の複数台の入力装置が接続
されていてタイムシュアーで使用するのに相当する。し
たがって編集機能を必要としないときは、マルチ入力装
置付複写装置として働く。この複写装置は、第１図に示
すコピーＰ３，Ｐ６，Ｐ９などを得る構成としたもので
あり、合成制御動作機器として電子計算機を用いるもの
である。

たとえば原稿Ｐ４，Ｐ５からコピーＰ６を得る場合には
、それぞれの部分とどの部分をどのようにしてプリント
するのか指定してやる必要があるので、アドレス指定ボ
ード８が設置されている。勿論ボード８の代りにキーボ
ードを用いることもできるが、アドレス指定ボード８は
アドレス入力操作を簡単にするために用いる。このアド
レス指定ボード８は、透明絶縁板に縦横が立体交叉する
ように電極でマトリックスを組んでそれぞれの立体交点
に穴をあげて、別途用意した電圧印加素子により選択し
た立体交点に縦横に独立に電圧を印加して、選択された
点に対応する電極とそれ以外を電位差で区別するように
したものである。これら縦横の信号はェンコーダ９でそ
れぞれ／ゞィナリー信号に変換されてデーターメモリに
ストアされる。アドレス指定ボード８の１例構成を第７
ａ図に示す。

アドレス指定ボード８は、３枚の透明板を１体に接合し
たものであり、一番下の透明板にはプリント電極８，が
、中程の透明板にはプリント亀極８２が設けられており
、一番上の透明板からプリント電極８，および８２ま
で貫通する穴が対に形成されている。２つ１組の穴に同
時に連続した導体を差し込んでその両端をそれぞれ電極
８，，８２に接触させることにより、プリント電極８，
と８２の接続がなされる。

このアドレス指定ボード８と粗にしてアドレス指示手段
山が用いられる。このアドレス指示手段ＡＩの断面図を
第７ｂ図に示す。アドレス指示手段山は、スプリングに
より常時下向に圧下されている１組のピンＰＮ１，ＰＮ
２、１組の発光ダイオードＰＤ１，ＰＤ２および定電圧
が印加されるリードＣＬＤを有し、ピンＰＮ１，ＰＮ２
はボード８上の１組の穴に同時に挿入しうる配贋となっ
ている。したがって、ピンＰＮ１，ＰＮ２をボード８上
の１組の穴に挿適すると、たとえばピンＰＮＩがプリン
ト電極８，に、ピンＰＮ２がプリント電極８２に接触す
る。

これによりＸ軸ェンコーダ９ｘとＹ軸ェンコーダ９Ｙに
ダイオードＰＤ１，ＰＤ２を通して電圧が印加され、ダ
イオードＰＤ１，ＰＤ２が発光する。両ダイオードＰＤ
１，ＰＤ２の発光で×軸アドレスとＹ軸アドレスの入力
がなされたことが分る。各ェンコーダｇｘ，９Ｙは、Ｘ
軸グループ８，、Ｙ軸グループ８２のうちいずれのプリ
ント電極から電圧を受けたかを検出し、そのＸ軸電極的
．およびＹ軸電極Ｎｏ．を表わすコード信号を出力する
。第６図には１つのェンコーダ９を示すが、これはェン
コーダ９ｘと９Ｙから構成される。２つの原稿たとえば
Ｐ４とＰ５は、それぞれ２つの走査器１，２のＣＣＤ光
センサにより読みとられる。

それらの走査器１，２のＣＣＤＩおよびＣＣＤ２は原稿
の一行分の画素を読みとってディジタル信号としてシリ
アルに出力する。これらの信号を記憶装置３，４に一時
記憶してその後データセレクタ１０‘こ出力する。デー
タセレクタ１０はそのとき選択されている機能に応じた
出力を選択して出力する。この出力はＯＦＴ（オプティ
カルフアイバ管）やスタィラスからプリントアウトされ
る。原稿Ｐ４とＰ５からコピーＰ６を得るとき、ＣＣＤ
ＩおよびＣＣＤ２は上から下に一行ずつ読み取ってゆく
ので、ＰＡ３の部分にＰＡ４の内容を入れたものをプリ
ントアウトしようとすると、タイミングが合わない場合
ができてしまう。

そこでＣＣＤ２の上から下にステップさせるステツパを
前もって動作させてその一番上の行のところにプリセツ
トしておいてやる。このアドレス制御は中央処理装置１
１、データメモリ１２、コントロールメモリ１３、キー
パット１４で構成される制御装置によって行う。この制
御装置は、たとえば電子計算機に相当するものである。
ＰＡ３の一番上の行を読み込むようになったときＣＣＤ
２を同期して動作開始させてやる。ＣＣＤＩおよびＣＣ
Ｄ２はデータをシリアルに出力するので記憶装置３，４
に記憶した後、左から右へシリアルデータが出力されて
いくものとすると、ＰＡ４の方がＰＡ３よりタイミング
があとに出力されてしまうことがあるので、アドレス指
定装置６，６を設けて片方はそのままのアドレスが、他
方は定数を加減算したアドレスがバッファメモリのアド
レスになるようにしてある。

このアドレスへの定数加減算は、ＰＡ４の部分の読み出
しを実行している間じゆう同じ定数だから、原稿の読み
込みを開始する以前に算出したバッファ１５にストアし
ておくことによってプリント時の時間のロスをなくせる
。

このようにタイミングを合せて出力することによってコ
ピーＰ６のようなプリントを得ることができる。

なおＣＣＤＩとＣＣＤ２の出力を記憶装置３，４に入れ
たものからデータセレクタ１０で必要な部分を選択出力
する。そのコントロールは図の右下の中央処理装置１
１を中心とした制御部が行なう。コピーＰ９はＣＣＤＩ
およびＣＣＤ２の出力をデータセレク夕１０からＯＲ出
力すればよい。

原稿の一部分を消去したコピーは、アドレス指定ボード
８から与えられたエリアの期間、データセレクタ−の出
力のみインヒビツトしてやることによって実現する。第
８図に示すように原稿Ｐ１３の一部をづらせて、その間
に他の原稿Ｐ１４の画情報を割り込ませたコピー１５を
得るときには、コピーＰ６を得るときと同様にＣＣＤ２
のステツパをプリセットしておいてＣＣＤ２を動作して
いる期間はＣＣＤＩのステッパの歩進を禁止しておくこ
とによって実現する。

第９図に、各種の画像複合信号を得る本発明の１実施例
を示す。

第９図において、１９は画像複合モード選択用のロータ
リスィツチであり、このロータリースイッチ１９は、二
組の走査器１，２の選択スイッチでもある。Ａを選択す
ると走査器１の画像信号を出力に取り出す。Ｂを選択す
ると走査器２の画像信号のみを出力に取り出す。Ａ＋Ｂ
は走査器１，２のＣＣＤ光センサの出力を電気信号に変
換したのち両方の論理和を出力する。ＡＢ十Ｂは走査器
２の画像信号を禁止しているときは走査器１の画像信号
を、走査器２の画像信号を読み込むときは、走査器１の
画像信号を禁止して、走査器２の画像信号を優先的に出
力する。もつ一つの接点は走査器１の画像信号の途中に
走査器２の画像信号を割り込ませて、その後に中断した
走査器１の画像信号の続きを読み込ませて出力すること
を選択するようになっている。ＣＣＤ光センサに接続さ
れている記憶装置３，４は、ＣＣＤ光センサのバッファ
メモリである。

残りの回路は、走査器１および２の画像信号の選択に対
するマルテイプレクサ１７の制御、走査器２の画像信号
を走査器１の画像信号に組み込んで出力するときの編集
用アドレス信号入力用キーボード１４とそれに対する表
示および記憶装置３，４のアドレス制御のための回路で
あり、中央処理装置１１、ＲＡＭで構成されるデータメ
モリ１２、ＲＯＭで構成されるコント。−ルメモリ１３
などで構成される。この実施例では、第１のアドレス指
定装置５は中央処理装置１１となり、第１の記億装置
３の読み出しアドレスに対して、アドレス指定装置６が
記憶装置４の読み出しアドレスを相対的にシフトする。
第１および第２のアドレス指定装置５，６およびそれら
の組合せは、上記のように電子計算機で構成しうるが、
各種論理素子、カウンタなどを用いる論理回路でも構成
しうる。

第１０図は本発明の他の実施例を示すブロック図である
。

この実施例においては、、第１、第２のアドレス指定装
置５，６として論理回路を用いたものである。アドレス
指定装置５は、第１の走査器１の走査出力のうち、ＰＡ
３部分（第１の原稿Ｐ４）の画像信号の出力を阻止し、
ＰＡ３以外の画像信号のみを出力させるためのものであ
る。

このアドレス指定装置５は、Ｙ軸方向のアドレスＹｓを
プリセツトするカウンタＣＯｌ，ＹｆをプＩＪセットす
るカウンタＣ０２および×敏方向のアドレスＸｓ，Ｘｆ
をプリセットするカウンタＣ０３，Ｃ０４を備え、カゥ
ンタＣＯｌ，Ｃ０２には副走査（Ｙ軸）同期パルスが、
カウンタＣ０３，Ｃ０４には主走査（Ｘ軸）同期パルス
が与えられる。これらのプリセットカウンタＣＯＩ〜Ｃ
０４には、切襖回路ＣＳ１，ＣＳ２を通して的，Ｐｆの
アドレスが与えられる。すなわち、切換回路ＣＳ１，Ｃ
Ｓ２は待期状態（リセット状態：第２図においてはリセ
ット端は図示を簡単にするため省略した）においてそれ
ぞれカウンタＣＯｌ，Ｃ０３にプリセットコード信号を
与える接続となっており、ェンコーダ９ｘ，９Ｙから凶
点を表わすアドレスＸｓ，Ｙｓが到来すると切換回路Ｃ
ＳＩはＸｓをカウン夕ＣＯｌに、切換回路ＣＳ２はＹｓ
をカウンタＣ０３にプリセット値として与え、ストロー
ブ信号（ＳＴ）の立下りで切換回路ＣＳ１，ＣＳ２はカ
ウンタＣ０２，Ｃ０４にプリセット値を与える接続に切
換わる。このようにしてカウンタＣＯＩ〜Ｃ０４にそれ
ぞれアドレスＸｓ，×ｆ，Ｙｓ，Ｙｆが設定される。各
カウンタＣＯＩ〜Ｃ０４は、それぞれ入力パルスのカウ
ンタ値がプリセット値になった時、フリツプフロツプＦ
Ｉ〜Ｆ４にセット出力を生ずる。したがってフリッブフ
ロッブＦＩのＱ出力はＹｓ以降に高レベル１となり、Ｆ
２のＱ出力はＹｒ以降に低レベル０となって、アンドゲ
ートＡＮＤＩはＹｓ〜Ｙｆの間１を出力する。同様にし
てアンドゲートＡＮＤ２はＸ９〜Ｙｆの間１の出力を生
ずる。このようにして、走査器１の走査がＰＡ３の部分
にあるときのみＡＮＤ３の出力が１となる。その間アン
ドゲートＡＮＤ７が閉じられる（オフ）。したがって、
アンドゲートＡＮＤ７の出力は原稿Ｐ４の、ＰＡ３以外
の画像信号に対応する画信号となる。第２のアドレス指
定装置６も第１のアドレス指定装置５の構成と全く同じ
である。

アンドゲートＡＮＤ８を通した第２の走査器２の画像信
号出力は、たとえば原稿Ｐ５の走査の場合ＰＡ４の部分
のみとなる。以上に説明した構成では、第１図に示す原
稿ＰＩとＰ２を組み合せてコピーＰ３を得る場合のよう
に同一アドレスの部分ＰＡｌとＰＡ２を入れかえる場合
、および原稿Ｐ７とＰ８を重ね合せる場合などにはその
まま実施しうる。

しかし原稿Ｐ４と原稿Ｐ５の部分ＰＡ３とＰＡ４を入れ
かえたコピーＰ４Ａを得ることはできない。なぜならば
ＰＡ４のアドレスがＰＡ３のアドレスと異るからである
。そこで第１０図に示す実施例においては、フリツプフ
ロツプＦ９，ＦＩＯおよびアンドゲートＡＮＤ９で構成
されるＹ軸読み出し同期回路、ならびに、ブリセットカ
ウンタＣＯ９，ＣＯｌ０、フリツプフロツプＦＩ１，Ｆ
１２およびアンドゲートＡＮＤＩＯ〜１２で構成される
×軸読み出し同期回路を設置している。

Ｙ軸同期読み出し回路のフリツプフロツプ９は、フリツ
プフロツプＦＩよりセット入力を受けてＱ出力が１とな
る。この信号１は、原稿Ｐ４の副走査アドレスがＹｓに
なったことを示し、副走査停止信号として走査器１に与
えられる。これにより走査器１‘まＹ軸アドレスＹｓで
副走査を停止している。他方、フリップフロツプＦＩＯ
はフリツプフロツプＦ５よりセット入力を受けてＱ出力
が１となる。この信号１は、原稿Ｐ５の副走査アドレス
が部分ＰＡ４の上縁のＹ軸アドレスになったことを示し
、副走査停止信号として走査器２に与えられる。このよ
うにしてフリツプフロツプＦ９，ＦＩＯのＱ出力がそれ
ぞれ１になると、アンドゲート９よりフリツプフロツプ
Ｆ９，ＦＩＯのリセット端にリセット信号が与えられ、
それらのＱ出力は同時に０となる。このようにして、走
査器１が原稿Ｐ４の部分ＰＡ３の副走査を開始する時点
と、走査器２が原稿Ｐ５の部分ＰＡ４の副走査を開始す
る時点の一致がおこなわれる。これにより、記憶装置３
，４にはＰＡ３，ＰＡ４を含むラインの画像信号がＹ軸
同期で入力される。主走査を１ライン終えて次のライン
の主走査を開始する間に、記憶装置３，４にはオアゲー
トＯＲ２，ＯＲ３を通して走査器１，２の主走査同期パ
ルスよりもきわめて周期の短い読み出しシフトパルスは
、クロックパルス発振器のＯＳＣよりアンドゲートＡＮ
Ｄ１３，ＡＮＤ１０，ＡＮＤＩＩを通してオアゲー
トＯＲ２，ＯＲ３に与えられる。

Ｙ藤岡期パルスによりフリップフロップＦ１３がセット
され、アンドゲートＡＮＤ１３が開かれ（オン）、読み
出しシフトパルスが記憶装置に与えられ、プリセットカ
ウンタＣＯ９のカウント値が最大となって０‘こ転じた
とき、フリップフロップＦ１３がリセットされてアン
ドゲートＡＮＤ１３が閉じられる。フリツプフロツプ
Ｆ１３がセットされてからリセットされるまでの時間は
、記憶装置に書き込んだ情報を１ライン分読み出すに必
要な時間であって、しかも走査器１，２の主走査休止期
間（副走査ステップ）内の時間である。×麹同期読み出
し回路のプリセットカウンタＣＯ９には、プリセットカ
ウンタＣ０３と同様に×ｓが設定されており、読み出し
シフトパルスをカウントしてカウント値がＸｓになると
フリップフロップＦＩＩにセット出力を与える。

これによりそのＱ出力が０となり、アンドゲートＡＮＤ
ＩＯが閉じられ、記憶装置１への読み出しシフトパル
スが中断し、読み出しが止められる。これと同時にアン
ドゲートＡＮＤ１２にＱ出力の１が与えられる。プリセ
ットカウンタＣＯｌＯには、プリセットカゥンタＣ０７
と同様に原稿Ｐ５の部分ＰＡ４の左端のアドレスが設定
されており、読み出しシフトパルスをカウントしてカウ
ント値が設定値になるとフリツプフロツプＦ１２にセッ
ト出力を与える。

これによりそのＱ出力が０となりアンドゲートＡＮＤＩ
Ｉが閉じられ、記憶装置２への読み出しシフトパルスが
中断し、読み出しが止められる。これと同時にアンドゲ
ートＡＮＤ１２にＱ出力の１が与えられる。上記のよう
にして、記憶装置３と記憶装置４の読み出しアドレスが
、それぞれＸｓおよびＰＡ４の左端の×軸アドレスとな
ることにより、アンドゲートＡＮＤ１２の両入力が１と
なり、アンドゲート１２は１の出力を生じてフリップフ
ロップＦＩ１，Ｆ１２をリセットする。

これによりそれらのＱ出力が同時に１になり、アンドゲ
ートＡＮＤＩ０，ＡＮＤＩＩが同時に導通し、記憶装置
３および４に再度同時に読み出しシフトパルスが与えら
れる。これにより記憶装置３の読み出しが×ｓ〜Ｙｒに
あるとき、記憶装置２の読み出しはＰＡ４の部分となり
×軸アドレス整合がとられる。なお、ＰＡ３の×軸アド
レスがＰＡ４のＸ鞠アドレスよりも小さい（左側）にあ
るときには、記憶装置３の読み出しが中断され、プリン
トＸ軸同期信号は中休みのあるものとなる。

したがって第１０図に示す合成画像信号出力はシリアル
ーパラレル変換しうるシフトレジスタなどのシリアルー
パラレル変換バッファに入力して、その入力シフトパル
スとしてプリントＸ軸同期信号を用いれば、１ライン分
の合成画像信号を同時に得ることができる。また、単に
シフトレジスタなどのバッファを用いるときには、別途
周期の一定なプリント読み出しシフトパルスで定周期で
順次に読み出すようにすればよい。本発明においては以
上の通り、走査器を２組備えて両者をほぼ同じ時点に動
作ごせて２つの原稿の所要部分の画情報を選択的に出力
し、それら出力の合成をシリアル出力あるいは必要に応
じてパラレル出力しうるので、画像修正に要する時間は
ほぼ１枚の原稿の走査時間であって短く、しかも手数は
簡単である。

また、１枚の原稿の情報量を吸収する能力のある記憶装
置を必要としないので、装置構成およびその動作制御は
簡単となり、コストも低くできる。なお本発明は、修正
コピーを得る複写機のみならず、ファクシミリ装置その
他の通信機器、ならびに、電子計算機入力装置などに同
様に実施しうる。

【図面の簡単な説明】

第１図、第４図および第８図は原稿およびコピーを示す
平面図、第２図、第３図、第６図、第９図および第１０
図はそれぞれ本発明の１実施例を示すブロック図、第５
図は第４図に示す原稿およびコピーの１ライン分の画像
を示す平面図、第７ａ図は本発明において用いるアドレ
ス指定ボードの１例を示す平面図、第７ｂ図はそのアド
レス指定ボードと共に用いるアドレス指示手段を示す断
面図である。なお、図中の同一符号は同一又は相当部分を示す。１，
２：走査器（第１，第２画像データ出力手段）、３，４
：記憶装置、５，６：アドレス指定装置（第１，第２の
画像データ領域判定手段）、７：時間調整回路、８：ア
ドレス指定ボード（座標データ入力手段）、９：ェンコ
ーダ、１０：データセレクタ、１１：中央処理装置、１
２：データメモリ、１３：コントロールメモリ、１４：
キーボード、１５：バッファ、１６：表示装置、１７，
１８：マルテイプレクサ、１９：ロータリースイッチ、
Ｆ９，ＦＩＯ：フリツプフロツプ（副走査制御指示手段
）、ＡＮＤ９：アンドゲート、ＡＮＤ７，ＡＮＤ８：ア
ンドゲート（論理ゲート手、段）、ＯＲＩ：オアゲート
。第１図第２図第３図第７ａ図第４図第５図第６図第７ｂ図第８図第９図図ｂ藤

Claims

【特許請求の範囲】

１第１原稿画像の画像データを１ライン毎に出力する
第１画像データ出力手段；第２原稿画像の画像データ
を１ライン毎に出力する第２画像データ出力手段；画
像データの２次元矩形領域の対角線上両端の座標を指定
する座標データ入力手段；第１原稿画像の画像データ
出力アドレスを、座標データ入力手段で入力された第１
原稿画像の２次元矩形領域の対角線上両端のアドレスを
示す座標データと比較し、画像データ出力アドレスが該
２次元矩形領域にあるか否かを示す第１判定信号、なら
びに、画像データ出力アドレスの副走査アドレスが２次
元矩形領域の副走査始端アドレスに達しているか否かを
示す第２判定信号を発生する第１の画像データ領域判定
手段；第２原稿画像の画像データ出力アドレスを、座
標データ入力手段で入力された第２原稿画像の２次元矩
形領域の対角線上両端のアドレスを示す座標データと比
較し、画像データ出力アドレスが該２次元矩形領域にあ
るか否かを示す第１判定信号、ならびに、画像データ出
力アドレスの副走査アドレスが２次元矩形領域の副走査
始端アドレスに達しているか否かを示す第２判定信号を
発生する第２の画像データ領域判定手段；第２の画像
データ領域判定手段の第２判定信号が否を示し、第１画
像データ領域判定手段の第２判定信号が領域内を示すと
き第１画像データ出力手段に副走査停止を指示し、第１
の画像データ領域判定手段の第２判定信号が否を示し、
第２画像データ領域判定手段の第２判定信号が領域内を
示すとき第２画像データ出力手段に副走査停止を指示し
、第１の画像データ領域判定手段の第２判定信号が領域
内を示し、第２画像データ領域判定手段の第２判定信号
も領域内を示すとき第１画像データ出力手段および第２
画像データ出力手段の副走査停止を解除する副走査制御
指示手段；および、第１の画像データ領域判定手段の第
１判定信号および第２の画像データ領域判定手段の第１
判定信号の組合せに応じて、第１および第２画像データ
出力手段の出力データの論理演算を行なう論理ゲート手
段；を備える原稿画像合成装置。