JPS6030120A - 結晶成長層厚測定方法 - Google Patents

結晶成長層厚測定方法

Info

Publication number
JPS6030120A
JPS6030120A JP13754683A JP13754683A JPS6030120A JP S6030120 A JPS6030120 A JP S6030120A JP 13754683 A JP13754683 A JP 13754683A JP 13754683 A JP13754683 A JP 13754683A JP S6030120 A JPS6030120 A JP S6030120A
Authority
JP
Japan
Prior art keywords
layer
crystal
ingaasp
measurement
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13754683A
Other languages
English (en)
Inventor
Yoshinori Nakayama
義則 中山
Shinji Tsuji
伸二 辻
Motonao Hirao
平尾　元尚
Michiharu Nakamura
中村　道治
Masaaki Tsuchiya
土屋　正明
Masahiro Ichiki
市来　正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Iruma Electronic Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Iruma Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Iruma Electronic Co Ltd filed Critical Hitachi Ltd
Priority to JP13754683A priority Critical patent/JPS6030120A/ja
Publication of JPS6030120A publication Critical patent/JPS6030120A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、エピタキシャル成長による結晶成長層厚の測
定に係シ、特にウエハア面内の成長層厚分布測定に好適
な結晶成長層厚測定方法に関する。
〔発明の背景〕
開などにより切シ出し、その断片をエツチングし、各成
長層のエツチング速度の相違によシ生じた境界段差線か
ら測定していたので、ウエハア内の任意の位置での結晶
成長層厚を非破壊で測定することができず、またウエハ
ア面内の結晶層厚の分布を把握することができないとい
う欠点があった。
〔発明の目的〕
本発明の目的は、結晶成長層厚測定において結晶をほと
んど破壊せずにウエノ・アの任意の場所の結晶成長層厚
およびそのウエノ・ア面内分布を測定し得る結晶成長層
厚測定方法を提供することにある。
〔発明の概要〕
本発明では、測定のために設けるエツチングによる段差
の領域は最小限にし、かつウエノ・ア内の均等な場所に
複数個にすることで、結晶の損傷を最小限に抑え正確な
結晶成長層厚の面内分布を測定できるように構成したも
のである。
〔発明の実施例〕
本発明の一実施例を以下に説明する。第１図にＴｎｆｌ
ａＡｓＰ／ＴｎＰ票半道休レーザに用い不多層エピタキ
シャル結晶を示す。この結晶の成長層厚を測定するため
に第３図に示す様な位置に縦４００μｍ１横３００μｍ
の穴部を１２点設けたエツチング保護膜を形成し、第２
図に示す様にｐ−ＩｎＧａＡｓＰキャップ層４を硫酸系
溶液（Ｈ２８０４：　Ｈ＊０　：Ｈｚ０２＝　４　：　
１　：　１　）で除去した後、ｐ−ＩｎＰ　クラッド層
３を塩酸系溶液（ＨＣｌ：Ｈ３ＰＯ４＝　１　：　４　
）で除去しＩｎＧａＡＳＰアンドープ活性層を露出させ
段差を形成した。エツチング保護膜を除去しだ後この段
差を液封法により測定し、第４図に示す様にｐ−ＩｎＧ
ａＡＦＩＰキャップ層＋ｐ−ＩｎＰ　クラッド層の層厚
のウエハア面内分布ヲ得た。エツチングによるウエハア
損傷領域は、０、４　Ｘ　Ｏ，３閣２×１２点と全体領
域２０Ｘ１４目２に比べ無視できるものである。測定点
適たシの損傷領域が微小なので、測定点を増やせば全体
の損傷領域が微小なまま、より正確な分布が得られるの
は当然である。
この測定方法を第５図に示すＩｎＧａＡｓＰ／Ｉｎｐ埋
め込みへテロ型レーザ素子作製に適用した。このレーザ
の活性層幅（→は第６図に示す多層成長厚（Ｄ）、酸化
膜幅（ＷＬメサエッチ深さくｄ）によって制御するが、
酸化膜幅（Ｗ）は多層成長厚（Ｄ）の値から寸法を決定
する。従来の多層成長厚の測定方法では測定値と実際の
素子の多層成長厚（Ｄ）との誤差が０．４μｍあったの
で、活性層幅で±１μｍ変動を生じた。これに対し本発
明による方法を用いた場合、実際の素子の多層成長厚（
Ｄ）との誤差を０．１μｍ以内に測定できる様になった
ので、活性層幅を±０．３μｍ以内に正確に制御できる
様になった。
〔発明の効果〕
以上のように、本発明によれば、結晶にほとんど損傷を
与えずに多層エピタキシャル成長層の層厚およびそのウ
エノ・ア面内分布を測定できるので、埋込みへテロ構造
レーザなど結晶成長層厚が重要なパラメータとなる構造
の微細加工に適用することにより、構造の形状再現性お
よび歩留シは飛躍的に向上するものである。
【図面の簡単な説明】
第１図は多層エピタキシャル結晶の断面図、第２図は材
料選択エッチによシ段差を設けた多層エピタキシャル結
晶を示す図、第３図はウエノ・ア内の段差を設けた位置
すなわち結晶成長層厚測定位置を示す図、第４図は本発
明によるウエノ・ア内の結晶成長層厚分布図、第５図は
埋め込みへテロ型である。 １・・・ｎ型ＩｎＰ基板、２・・・ＩｎＧａＡ８ＰｎＧ
ａ−プ活性層、３・・・ｐ型ＩｎＰクラッド層、４・・
・ｐ型ＩｎＧａＡＳＰキャップ層、５・・・エツチング
保護膜、６・・・多層エピタキシャル結晶、７・・・エ
ツチング保護膜の穴部すなわちエツチングによる段差部
、Ａ・・・結晶端部から３ｍｍの位置、Ｂ・・・結晶中
央、Ｃ・・・結晶端部から９ｍの位置、ａ・・・結晶端
部から４Ｗの位置、ｂ・・・結晶端部から８ｍｍの位置
、Ｃ・・・結晶端部から１２＋ｍｎの位置、ｄ・・・結
晶端部から１６ｎ＋ｍの位置、８・・・ｐ型埋め込みＩ
ｎＰ層、９・・・ｎ型埋−１・１フ、ｗ−ｎ匿　１八−
Ｔ−八−Ａ　ｅ　’Ｄヤー／　Ｌ’−イ七ャップ層、１
１・・・メサ形成用絶縁マスク。 第　１　図　第　２　図 第３　図　第　４　図 心合島内の４笠！ ’１．ｓ　図 第　６（２１１１

Claims (1)

    【特許請求の範囲】
  1. １、基板結晶上に順次Ｎｌ　、Ｎ２、−Ｎｎ（１≧１）
    で表現されるｎ重エピタキシャル層を有したウエハアの
    Ｎ＋　（１くｉ＜ｎ）層の成長層厚測定において、ウエ
    ハア露出表面の限定された領域にエツチングに対する保
    護膜を形成し、各エピタキシャル層に対して材料選択性
    をもったエツチング液を用いＮ　ｌ−１層（ｉ＝１の場
    合は基板）を露出させ、保護膜を形成した領域の間に段
    差を設けたことを特徴とする結晶成長層厚測定方法。
JP13754683A 1983-07-29 1983-07-29 結晶成長層厚測定方法 Pending JPS6030120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13754683A JPS6030120A (ja) 1983-07-29 1983-07-29 結晶成長層厚測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13754683A JPS6030120A (ja) 1983-07-29 1983-07-29 結晶成長層厚測定方法

Publications (1)

Publication Number Publication Date
JPS6030120A true JPS6030120A (ja) 1985-02-15

Family

ID=15201216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13754683A Pending JPS6030120A (ja) 1983-07-29 1983-07-29 結晶成長層厚測定方法

Country Status (1)

Country Link
JP (1) JPS6030120A (ja)

Similar Documents

Publication Publication Date Title
US4652333A (en) Etch process monitors for buried heterostructures
US4029531A (en) Method of forming grooves in the [011] crystalline direction
JPS6030120A (ja) 結晶成長層厚測定方法
EP0188893B1 (en) Method of fabricating a mesa stripe on a semiconductor wafer plane
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
JP3439751B2 (ja) マスクアライメント方法
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
JPH01318276A (ja) 半導体レーザの製造方法
JP2001251007A (ja) 半導体光素子とその製造方法
JPS6273617A (ja) エピタキシヤルウエハの層厚測定方法
JP3768770B2 (ja) 半導体発光素子及びその製造方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPH0563302A (ja) 半導体レーザ
JPH07297492A (ja) 回折格子の製造方法
JPH0282679A (ja) 半導体発光装置の製造方法
JPH08202053A (ja) アライメントの方法
JPS6030099B2 (ja) エッチング傾度判定方法
JPS5947480B2 (ja) 半導体装置の製造方法
JPS61125099A (ja) 半導体レ−ザおよびその製造方法
JPS5897887A (ja) 埋め込み構造半導体レ−ザ
JPH03194989A (ja) 半導体レーザの製造方法
JPH01223725A (ja) 半導体装置の膜厚評価方法
JPH01295472A (ja) 半導体発光装置の製造方法
JPS63140537A (ja) 半導体層のエツチング方法
JPS6235626A (ja) 半導体装置の製造方法