JPS6029860A - デ−タの更新方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、プロセッサとランダムアクセス・メモリがシ
ステムバスを介して接続された情報処理システムにおけ
るデータの更新方法に関するものである。

従来技術とその問題点 この種情報処理システムでは、ランダムアクセス・メモ
リ内のメモリプレーンに記憶され、単一のアドレスでア
クセスされる所定ビット数のデータがアクセスや処理の
対象となる最小単位のデータとして取り扱われている。

従って、このような最小単位のデータについてその一部
のみ（フラグやメモリに写像したプロセス入出力情報等
）を更新しようとする場合でも。

この最小単位のデータをランダムアクセス・メモリから
システムバスを介してプロセッサに一旦読出し、その一
部に対して所定の更新を行った後。

プロセッサから再度システムバスを介してランダムアク
セス・メモリの同一アドレスに書込む必要があり、処理
手順が複雑になるだけでなく、データ処理時間やバス使
用時間が長くなるという問題があった。

また、上記従来の方式では、マルチプロセッサ・システ
ム等における排他制御の必要性を生じさせる。

即ち、あるプロセンサがデータを更新するためランダム
アクセス・メモリからデータを読出した後、他のプロセ
ッサがそのデータの内容をより高い優先度のもとに更新
しようとしても、先にランダムアクセス・メモリから読
出され更新されたデータが後にランダムアクセス・メモ
リに書込まれた場合には、データ更新に関する優先性が
無意味になってしまうので、何等かの排他制御が必要に
なり、システムがそれだけ複雑化する。

発明の目的 本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は、システムの複雑化を有効に防止すると共
に、データ処理時間とハス使用時間を有効に短縮できる
データの更新方法を提供することにある。

発明の要点 上記目的を達成する本発明は：プロセッサが。

ランダムアクセス・メモリのメモリプレーンのアドレス
信号、該アドレスに記憶されているデータのピント位置
を指定するビット位置指定信号、該指定されたビット位
置のデータの内容の更新を指令する更新指令信号及び必
要な場合に更新の内容を指定する更新内容指定データを
ランダムアクセス・メモリに送出し；咳各信号を受けた
ランダムアクセス・メモリが、メモリプレーンの前記ア
ドレスからデータを読出し、前記ピット位置指定信号で
指定されたビット位置の内容を前記更新指令の内容及び
必要な場合の更新内容指定データに従って更新し、該更
新したデータをメモリプレーンの前記アドレスに書込む
ように構成されている。

以下２本発明の更に詳細を実施例によって説明する。

発明の実施例 第１図は２本発明の一実施例が適用される情報処理シス
テムのランダムアクセス・メモリ部分の構成を示すブロ
ック図であり、１はランダムアクセス・メモリ、２はシ
ステムバス、３は補助バスである。

ランダムアクセス・メモリ１は、メモリ制御回路１０．
メモリプレーン２０及びデータ更新回路３０から構成さ
れている。データ更新面ｌｉ＆３０は、メモリプレーン
２０内に記憶されている最小単位のデータの全ビットに
対応して設けられているが、ここでは図示の便宜上１ビ
ツト分だけが図示されている。

メモリ制御回路１０は、プロセッサ（図示せず）からシ
ステムバス２を介してスタート信号ＳＴＲとリード又は
ライトの区別を示すＲ／Ｗ（：１号を受けると、メモリ
プレーン２０への通常のリード／ライト制御を行う。

即ち、リード指令を受けた時には、スイッチ回路４３を
駆動してデータバス５５を出力データ線５６に接続する
と共に、メモリプレーン２０にリードイネーブル信号Ｒ
Ｅを送出する。これによってアドレス線５７上のアドレ
スＡＤＲで指定されたメモリプレーン２０内のデータが
出カデ〜り線５６からシステムバス２上に出方される。

ライト指令を受けた時には、スイッチ回路４１と４２を
駆動して入力データ線５ｏをデータバス５１．５４に接
続すると共に、メモリプレーン２ｏにライトイネーブル
信号ＷＥを送出する。これによってアドレス線５７上の
アドレスＡＤＨで指定されたメモリプレーン２ｏ内にデ
ータが書込まれる。

これに対して、メモリ制御回路１ｏは、第２図の波形図
に示すようにプロセッサからデータ修飾指令ＭＤＦを受
けると、スイッチ回路４３を切替えてデータバス５５を
データバス５７に接続し。

スイッチ回路４１を切替えて入力データ線５ｏをデータ
バス５２に接続すると共に、メモリプレーン２０にリー
ドイネーブル信号ＲＥを送出する。

これによって、データ更新回路３ｏのデークラッチ３１
に旧データＤｏがラッチされる。一方、システムバス２
上の更新内容指定データＤは入方デ−り線５０．スイ・
ソチ回路′４１及びデータバス上２を経てデータ更新回
路３０に入力し、同時にフ゛ロセ・バから送出された補
助ノくス３上のビ・ノド（立置指定信号Ｓもデータ）ｉ
ス５８を経てデータ更新回路３０に入力する。ビ・ノド
位置指定（前号Ｓ番よ。

更新しようとするビ・ノド位置に番よ“１”力り、イ也
の全てのビ・ハ位置には″０″カーそれぞれセ・ノドさ
れている。

このようにして、う・ノチあるし１しま入力された１日
データＤＯ９更新内容指定データＤ及びビ・ノド位置指
定信号Ｓは、アンドゲート’３２．３３．オアゲート３
４及びインノ＼−タ３５力１ら成る甚命理回路によって
ビ帰ごとにり、・Ｓ＋ＤＯ・Ｓの徳命理演算が施され、
更新データＤ１となる。この更新データＤＩは、メモリ
制御回路１０力ζメモＩＪブレーン２０にライトイネー
ブル信号ＷＥを送出したｌｌ等に、データバス５３を経
てアドレス１１５７のアドレスＡＤＨで指定されたメモ
リプレーン２０内に書込まれる。この結果、メモリプレ
ーン２０内内の所定アドレスのデータは、所定のビ・ノ
ド４立置だ４すに対して内容の更新が行われる。

第３図は本発明の他の実施例が適用される情報処理シス
テムの構成ブロック図、第４図はその動作を説明するた
めの波形図である。第３図中第１図と同一の構成要素に
は同一の参照符号が付されている。

本実施例は、補助ハス３が設けられておらず。

ビット位置指定信号Ｓと更新内容指定データＤがシステ
ムハス２内のデータバス上を時分割的に転送される点を
除けば、前述の実施例と同一である。

即ち、メモリプレーン２０からの旧データｌ）。

の読出しと並行してシステムバス２上のビｙ　）位置指
定信号Ｓがラッチ回路３６にラッチされ、この後システ
ムバス２上を送出されてきた更新内容指定データＤと既
にランチされているビット位置指定信号Ｓ及び旧データ
ＤＯとの間で、Ｄ−３＋Ｄｏ−３の論理演算が行われる
。本実施例は、ビット位置指定信号Ｓを転送するための
補助バスが省略できる利点がある。

第５図は本発明の更に他の実施例が適用されるシステム
の構成プロ・ツク図であり２本図中梁１図及び第３図と
同一の構成要素にしま同一の参り、６７缶号が付されて
いる。

本実施例は、プロセツサがランダムアクセス・メモリ１
に更新内容指定データＤを送出せず１反転しようとする
ビット位置を指定するビット（立置指定信号Ｓのみを送
出する点を除けＧホ、最初に観見明した実施例の動作と
同一である。

即ち、プロセッサは、アドレス信号２及転しようとする
ビット位置を“１”、他の全てのビ・ノド位置を“０″
で指定するビ・ノド位置指定信号Ｓ及び反転指令ＩＮＶ
をランダムアクセス・メモＩＪ　ｌに送出する。これを
受けたランダムアクセス・メモリ１は、第１図の場合と
同様の動作により、ビットごとに設けられたデータ更新
回路３０（アンドゲート３２．３３．　オアゲート３４
．インノマータ３５．３７から構成されてし）る）でＤ
１＝ＤＯ・Ｓ＋ＤＯ・Ｓの論理演算を行って更新データ
ＤＩを作成し、これをメモリプレーン２０内の同一アド
レスに書込む。

この実施例は、プロセッサが更新しようとするデータの
内容を予め知っている場合に有効であり、この場合更新
内容指定データＤを送出する必要がないのでシステム構
成がより簡略化される利点がある。

以上、データの内容の一部を更新する例を説明したが２
本発明の方法により最小単位のデータの全内容を更新で
きることは明かである。

発明の効果 以上詳細に説明したように５本発明は、上述したように
構成されているので、更新しようとするデータをランダ
ムアクセス・メモリからプロセツサに一旦転送し、ここ
でデータの更新を行った後今度はプロセッサからランダ
ムアクセス・メモリに更新データを転送するという繁雑
な手順が不要となり、システムが簡易化されると共に、
データ処理時間とハス使用時間が大幅に短縮できるとし
１う利点がある。

また１本発明によれば、更新されるべきデータがプロセ
ッサに読出されないので、マルチブロセンサ・システム
における前述のような優先制御が不要となり、それだけ
システム構成が簡易化されるという利点がある。

【図面の簡単な説明】

第１図、第３図及び第５図は本発明の一実施例が適用さ
れるシステムの構成ブロック図、第２図及び第４図は上
記実施例の動作を説明するための波形図である。 ■・・ランダムアクセス・メモリ、２・・システムバス
、３・・補助バス、１０・・メモリ制御回路、２０・・
メモリプレーン、３０・・データ更新回路、４１，４２
．４３・・スイッチ回路。 ５０・・入力データ線、５７・・アドレス線、５８・・
ビット位置指定信号Ｓ線。 特許出願人　富士電機製造株式会社（外１名）代　理　
人　弁理士　玉蟲久五部（外１名）第２図 Ｅ 第４図 Ｅ

Claims (1)

1. 【特許請求の範囲】 プロセッサ及びランダムアクセス・メモリがシステムバ
   スを介して接続された情報処理システムにおいて。 プロセッサは、ランダムアクセス・メモリのメモリプレ
   ーンのアドレス信号、該アドレスに記憶されているデー
   タのビット位置を指定するビット位置指定信号、該指定
   されたビット位置のデータの内容の更新を指令する更新
   指令信号及び必要な場合に更新の内容を指定する更新内
   容指定データをランダムアクセス・メモリに送出し。 該各信号を受けたランダムアクセス・メモリは、メモリ
   プレーンの前記アドレスからデータを読出し、前記ピッ
   ト位置指定信号で指定されたビット位置の内容を前記更
   新指令の内容及び必要な場合の更新内容指定データに従
   って更新し、該更新したデータをメモリプレーンの前記
   アドレスに書込むことを特徴とするデータの更新方法