JPH03266159A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 入出力装置の追加に伴う若干の仕様変更に対応すること
ができる入出力制御装置に関し、既存のバス・コントロ
ーラをそのまま使用し、追加された入出力装置にアクセ
スすることを目的とし、 共通バスから第一の入出力装置を指定する第一のアドレ
スが入力され、対応するり一部／ライト信号を出力する
バス・コントローラと、第一のアドレスに対応するり一
部／ライト信号に応じて、第一の入出力装置へアクセス
する入出力インタフェース制御回路とを備えた入出力制
御装置において、第一の入出力装置に代わる第二の入出
力装置を指定する第二のアドレスが入力されたときに、
第一のアドレスに変換してバス・コントローラに送出し
、第一のアドレスが入力されたときに、バス・コントロ
ーラが応答しない第三のアドレスに変換してバス・コン
トローラに送出するアドレス変換手段を備えて構成され
る。

〔産業上の利用分野〕

本発明は、コンピュータ・システムの入出力制御装置に
関する。

特に、入出力装置の追加に伴う若干の仕様変更に対応す
ることができる入出力制御装置に関する。

〔従来の技術〕

コンピュータ・システムは、通常、中央処理装置、記憶
装置および各種入出力制御装置等により構成される。

近年、装置の小型化に伴い各装置の大規模集積回路（以
下、ｒＬｓＩＪという。）化が進められている。

上述した入出力制御装置のＬＳＩ化に伴い、装置内部に
あるバス・コントローラもＬＳＩ化が進められている。

バス・コントローラは、所定のアドレスをデコードし、
リード／ライト信号を出力するものである。例えば、ア
ドレスｒｉｏｏ　Ｊにマツピングされる機能Ｏの入出力
装置は、バス・コントローラからアドレスｒｉｏｏ　Ｊ
のデコードに応じて出力されるリード／ライト信号によ
りアクセスされ、機能する。

〔発明が解決しようとする課題〕

ところで、システムの更新に伴い、機能Ｏの入出力装置
が取り除かれ、新機能Ｎの入出力装置が追加されるとき
、機能Ｎの入出力装置は、機能０の入出力装置のアドレ
スと異なるアドレス、例えばアドレスｒ２００　、にマ
ツピングされる。すなわち、オペレーション・システム
ごとにアドレス・マツプを変えることは、管理の上で混
乱を招く戊があるために、新しく付加される入出力装置
は、新たなアドレスにマツピングされる。

また、入出力制御装置には、アドレスｒ２００　。

に機能Ｎの入出力装置をマツピングすることに伴い、ア
ドレスｒ２００」をデコードし、リード／ライト信号を
出力するバス・コントローラが必要になる。これには、
アドレス「１００」を固定的にデコードする既存のバス
・コントローラをそのまま使用することはできないので
、既存のバス・コントローラの内部回路に変更を加えて
対応していた。

しかし、ＬＳＩの開発には、回路設計、論理シミュレー
シッンおよびテストデータ作成等の過程があり、多大な
工数および費用がかかる。また、製造データのリリース
からＬＳＩの完成までのターンアラウンドが長いことが
普通である。

したがって、上述したような入出力装置の追加に伴う若
干の仕様変更が発生した場合でも、ＬＳＩ化されたバス
・コントローラの内部回路に設計変更が生じるときには
、開発に多大な工数、期間および費用を要し、新システ
ムをタイムリーに提供することができなかった。

本発明は、新規コンピュータ・システムを短期間で提供
するために、既存のバス・コントローラをそのまま使用
し、追加された入出力装置へアクセスすることができる
入出力制御装置を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、バス・コントローラ１３は、共通バス１０
から第一の入出力装置１１を指定する第一のアドレスが
入力され、対応するり−１／ライト信号を出力する。

入出力インタフェース制御回路１５は、第一のアドレス
に対応するり−１／ライト信号に応じて、第一の入出力
装置１１ヘアクセスする。

アドレス変換手段１７は、第一の入出力装置１１に代わ
る第二の入出力袋Ｗ１２を指定する第二のアドレスが入
力されたときに、第一のアドレスに変換してバス・コン
トローラ１３に送出し、第一のアドレスが入力されたと
きに、バス・コントローラ１３が応答しない第三のアド
レスに変換してバス・コントローラ１３に送出する。

〔作　用〕

本発明では、第一の入出力装置１１に代えて備えられた
第二の入出力装置１２へのアクセスは、共通バス１０か
ら入力される第二の入出力装置１２を指定する第二のア
ドレスを第一の入出力装置１１を指定する第一のアドレ
スに変換し、バス・コントローラ１３に送出することに
より行われる。

すなわち、第一の入出力装置１１ヘリ一ド／ライト信号
を出力する既存のバス・コントローラ１３を用いて、第
二の入出力装置１２ヘアクセスすることができる。

また、入出力制御装置に、第一の入出力装置１１を指定
する第一のアドレスが′入力されるときには、第三のア
ドレスに変換されるので、バス・コントローラ１３は応
答しない。

〔実施例〕

以下、図面を参照して実施例の詳細な動作について説明
する。

実施例では、アドレスｒ１００　Ｊを固定的にデコード
する既存のバス・コントローラ１３を用い、アドレスｒ
２００　Ｊにマツピングされる機能Ｎの入出力装置をア
クセスする場合について説明する。

なお、アドレスｒ１００　Ｊにマツピングされる機能０
の入出力装置は取り除かれており、アドレス変換手段は
アドレスｒｉｏｏＪをデコードするときには、バス・コ
ントローラ１３が応答しないアドレス、例えばアドレス
ｒ２００　Ｊを出力する構成とする。

第２図は、アドレス変換手段をプログラマブル・アレイ
・ロジック（以下ｒＰＡＬ、という。）で構成したとき
の実施例構成を示すブロック図である。

図において、共通バスから入力されるアドレスは、アド
レス・デコーダ２１．３１に入力されるとともに、ドラ
イバ４１を介してバス・コントローラ１３に入力される
。

アドレス・デコーダ２１は、アドレスｒ１００　Ｊをデ
コードし、１００番地アクセス信号（ａ）を出力する。

１００番地アクセス信号（ａ）は、インバータ２３を介
してドライバ２５の制御端子に反転入力されるとともに
、論理和回路４３に入力される。アドレス出力部２７は
、アドレスｒ２００　Ｊをドライバ２５を介してバス・
コントローラ１３に出力する。

アドレス・デコーダ３１は、アドレスｒ２００　Ｊをデ
コードし、２００番地アクセス信号（ｂ）を出力する。

２００番地アクセス信号（ハ）は、インバータ３３を介
してドライバ３５０制御端子に反転入力されるとともに
、論理和回路４３に入力される。アドレス出力部３７は
、アドレスｒｌｏｏ’Ｊをドライバ３５を介してバス・
コントローラ１３に出力する。

論理和回路４３の出力は、ドライバ４１の制御端子に反
転入力される。すなわち、機能Ｎ、機能Ｏ以外の機能に
対応する入出力装置へのアクセスが要求され、１００番
地アクセス信号（ａ）、２００番地アクセス信号（ｂ）
が共に出力されないときに、共通バスのデータをそのま
まバス・コントローラ１３に出力するための構成である
。

以下、第１図および第２図を参照し、実施例の動作につ
いて説明する。

共通バスから機能Ｎの入出力装置をアクセスするために
、アドレスｒ２００　、が入力されるとき、アドレスｒ
２００　Ｊは、アドレス・デコーダ３１でデコードされ
、２００番地アクセス信号（ｂ）が出力される。ドライ
バ３５は、２００番地アクセス信号（ｂ）に応じて、ア
ドレスｒ１００　Ｊをバス・コントローラ１３に出力す
る。

バス・コントローラ１３は、アドレスｒｌｏｏ　Ｊをデ
コードし、リード／ライト信号を入出力インタフェース
制御回路１５に出力する。

すなわち、既存のバス・コントローラ１３を使用して、
アドレスｒ２００　、にマツピングされる機能Ｎの入出
力装置にアクセスすることができる。

共通バスから機能０の入出力装置を指定するアドレスｒ
１００　Ｊが入力されるとき、アドレスｒｌ。

Ｏ」は、アドレス・デコーダ２１でデコードされ、１０
０番地アクセス信号（ａ）が出力される。ドライバ２５
は、１００番地アクセス信号（ａ）に応じて、アドレス
ｒ２００　Ｊをバス・コントローラ１３に出カスる。

すなわち、共通バスからアドレスｒ１００　Ｊが入力さ
れたときには、バス・コントローラ１３に入力される前
にアドレスｒ２００　Ｊに変換されるので、バス・コン
トローラ１３は、応答しない。

共通バスから機能Ｏ１機能Ｎ以外の機能の入出力装置を
指定するアドレスが入力されるとき、入力されたアドレ
スがドライバ４１を介してそのままバス・コントローラ
１３に出力される。バス・コントローラ１３では、その
アドレスに応じた処理が実行される。この経路は、コン
ピュータ・システムが備える他の機能に、アドレス変換
手段を備えたことによる影響を与え・ないためのもので
ある。

このようにして、アドレス変換手段を追加するだけで、
既存のバス・コントローラ１３を用いて、追加された入
出力装置へのアクセス制御を行うことができる。

なお、ＰＡＬ開発のターンアラウンドは、ＬＳＩの開発
に比べて極端に短いので、ＰＡＬを用いてアドレス変換
手段を構成することにより、バス・コントローラ１３に
デコードさせるアドレスの仕様変更に柔軟に対応するこ
とが可能となる。

〔発明の効果〕

上述したように、本発明によれば、第一の入出力装置に
代えて、第二の入出力装置を備えるときには、第二の入
出力装置を指定する第二のアドレスを第一の入出力装置
を指定する第一のアドレスに変換し、第一の入出力装置
へのアクセス制御機能を使用して、第二の入出力装置へ
アクセスする。

したがって、既にあるハードウェアに、アドレス変換手
段を追加するという少ないハードウェアの修正により、
追加された入出力装置にアクセスすることができるので
、開発の工数削減、期間短縮および費用削減を行うこと
ができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は実施例構成を示すブロック図である。 図において、 １０は共通バス、 １１．１２は入出力装置、 １３はバス・コントローラ、 １５は入出力インタフェース制御回路、１７はアドレス
変換手段、 ２１．３１はアドレス・デコーダ、 ２３．３３はインバータ、 ２５．３５．４１はドライバ、 ２７．３７はアドレス出力部、 ４３は論理和回路である。 本発明の原理ブロック図 第１図 ）

Claims (1)

【特許請求の範囲】
1. （１）共通バス（１０）から第一の入出力装置（１１）
   を指定する第一のアドレスが入力され、対応するリード
   ／ライト信号を出力するバス・コントローラ（１３）と
   、 前記第一のアドレスに対応する前記リード／ライト信号
   に応じて、第一の入出力装置（１１）へアクセスする入
   出力インタフェース制御回路（１５）とを備えた入出力
   制御装置において、 前記第一の入出力装置（１１）に代わる第二の入出力装
   置（１２）を指定する第二のアドレスが入力されたとき
   に、前記第一のアドレスに変換して前記バス・コントロ
   ーラ（１３）に送出し、前記第一のアドレスが入力され
   たときに、前記バス・コントローラ（１３）が応答しな
   い第三のアドレスに変換して前記バス・コントローラ（
   １３）に送出するアドレス変換手段（１７）を備えたこ
   とを特徴とする入出力制御装置。