JPH0575139B2 - - Google Patents
Info
- Publication number
- JPH0575139B2 JPH0575139B2 JP62042565A JP4256587A JPH0575139B2 JP H0575139 B2 JPH0575139 B2 JP H0575139B2 JP 62042565 A JP62042565 A JP 62042565A JP 4256587 A JP4256587 A JP 4256587A JP H0575139 B2 JPH0575139 B2 JP H0575139B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- control unit
- software
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Description
〔産業上の利用分野〕
本発明はマイクロコンピユータシステムのIO
アダプタに係り、特にソフトウエアの互換性を保
ちながら機能拡張等の柔軟性を有するIOアダプ
タに関する。 〔従来の技術〕 従来のマイクロコンピユータシステムにおける
入出力制御装置アダプタ（以下IOアダプタと略
称する）は、一般に各種レジスタおよび制御回路
をハードウエア回路で構成し、上位のマイクロ
CPUのソフトウエアからレジスタのアクセス方
法すなわちIOアドレツシング方法としては、IO
マツプドIOが採用されている。 ここでIOアドレツシング方法について触れる
とこれは通常次の２つに大別される。 一つは、メモリアドレス空間とは独立したアド
レス空間を持ち、入出力命令（例えばIN／
OUT）によつて動作指示を行なうもので、これ
をIOマツプドIOと呼ぶ。 他の一つは、システムのメモリのアドレス空間
の一部をIOアダプタに割り当てるもので、IOア
ダプタをメモリと見なして、メモリ参照命令（例
えばMOV／AND／OR／TEST等）によつて動
作指示を行なう。これをメモリマツプドIOと呼
ぶ。（オーム社発行「8086の使い方」昭和57年10
月30日第１版第１刷発行参照） 従来のIOアダプタは上記IOアドレツシング方
法のうちのいずれか一方のみを使用していた。 〔発明が解決しようとする問題点〕 上記従来技術によるIOアダプタ、特にハード
ウエア回路のみにより構成されたIOマツプドIO
方式のIOアダプタにおいて、それをベースに機
能を拡張したIOアダプタを開発しようとした場
合、通常ソフトウエアを互換性を保つ必要がある
が、これが非常に困難である。すなわち、新しい
ハードウエアの開発した場合、新規追加になつた
機能は従来機能も含めて新しいソフトウエアを開
発してサポートすることは当然であるが、少なく
とも従来機能分については既存のソフトウエアが
そのまま使用することができなければならない。
ところが、特に上記のような方式のIOアダプタ
においてはレジスタがソフトウエアに直結してお
り、ハードウエア動作がそのままソフトウエアに
管理されているので、ソフトウエア互換性を保ち
ながらのハードウエア変更は容易ではない。本発
明の目的は、既存ソフトウエアとの互換性を保ち
ながら機能を拡張できる柔軟性を持つたIOアダ
プタを提供することにある。 〔問題点を解決するための手段〕 上記目的は、IOアダプタ内に、IOマツプドIO
をメモリマツプドIOに変換するバス制御部と、
読み書き可能な記憶部と、入出力制御を行なう
IO制御部を設け、上位のマイクロCPUのソフト
ウエアとIOアダプタ間のインターフエースデー
タを記憶部上に展開し、このデータをIO制御部
によつて処理することにより達成される。 〔作用〕 バス制御部は既存のソフトウエアからのIOマ
ツプドIOまたは既存のソフトウエアと互換性を
有する新ソフトウエアからのメモリマツプドIO
またはIOマツプドIOのいずれであつても記憶部
上の同一アドレスをアクセスするように制御し、
新規ソフトウエアで既存ソフトウエアとの互換性
が不要な部分即ち新規追加機能分は記憶部上の既
存ソフトウエア使用アドレスとは別のアドレスを
使用するよう制御する。 また、IO制御部は記憶部に書込まれた制御情
報に基づいて既存ソフトウエアおよび互換ソフト
ウエアに関しては、対ソフトウエアおよび対入出
力装置インターフエースが同一となるように制御
処理を行なう。これによつて互換性が保たれると
共に、新規機能をサポートする融通性をも兼ね備
えたIOアダプタが得られる。 〔実施例〕 以下、本発明の一実施例を図面により詳細に説
明する。 第２図は本発明のIOアダプタを適用したマイ
クロコンピユータシステムの概略ブロツク図であ
る。IOアダプタ１はマイクロプロセツサ（以下
μCPUと略称する）２によつて制御され、入出力
動作を行なう。μCPU２のプログラム（以下ソフ
トウエアと呼ぶ）はメインメモリ３に格納され
る。 第１図は、本発明を適用したIOアダプタ１の
ブロツク図である。IOアダプタ１はマイクロコ
ンピユータシステムを“２つのユニツトアドレス
ｍ，ｎ”を有する端末装置として使用可能とする
ためのものであり、入出力装置（IO）としては
例えば端末制御装置が接続される。ユニツトアド
レスｍは既存のIOアダプタと同様に第２図のデ
イスプレイ装置にアサインする。またユニツトア
ドレスｎは第２図のプリンタにアサインする。こ
のように２つのユニツトが別々のユニツトアドレ
スを持つと従来から知られているように、各ユニ
ツトを別個の端末装置のようにして、実質上の併
行動作を行わせたり多くの他装置からプリンタを
共用したりすることができる。 IOアダプタの構成としては、μCPU２からのア
クセスを制御し、特にIOリード／ライト信号
IOR／Ｗをメモリアクセスに変換するアクセス変
換回路４ｃを有するバス制御部４、アクセス変換
管路４ｃと処理回路８のどちらかでもアクセス可
能なメモリ制御部６およびメモリ７、動作の起動
とμCPU２への割込み制御およびデータ送受信制
御部を行なうマイクロプログラム制御方式の処理
回路８、処理回路８用のマイクロプログラムを記
憶するマイクロメモリ１０、IO特有のインター
フエース回路に対応するハード制御回路が組込ま
れているIOインターフエース部１２より成る。 ここで、動作説明に入る前にメモリ７上に展開
される、ソフトウエアと処理回路８との間のイン
ターフエースデータの一例を第３図に示し、その
用途を第１表に示す。
アダプタに係り、特にソフトウエアの互換性を保
ちながら機能拡張等の柔軟性を有するIOアダプ
タに関する。 〔従来の技術〕 従来のマイクロコンピユータシステムにおける
入出力制御装置アダプタ（以下IOアダプタと略
称する）は、一般に各種レジスタおよび制御回路
をハードウエア回路で構成し、上位のマイクロ
CPUのソフトウエアからレジスタのアクセス方
法すなわちIOアドレツシング方法としては、IO
マツプドIOが採用されている。 ここでIOアドレツシング方法について触れる
とこれは通常次の２つに大別される。 一つは、メモリアドレス空間とは独立したアド
レス空間を持ち、入出力命令（例えばIN／
OUT）によつて動作指示を行なうもので、これ
をIOマツプドIOと呼ぶ。 他の一つは、システムのメモリのアドレス空間
の一部をIOアダプタに割り当てるもので、IOア
ダプタをメモリと見なして、メモリ参照命令（例
えばMOV／AND／OR／TEST等）によつて動
作指示を行なう。これをメモリマツプドIOと呼
ぶ。（オーム社発行「8086の使い方」昭和57年10
月30日第１版第１刷発行参照） 従来のIOアダプタは上記IOアドレツシング方
法のうちのいずれか一方のみを使用していた。 〔発明が解決しようとする問題点〕 上記従来技術によるIOアダプタ、特にハード
ウエア回路のみにより構成されたIOマツプドIO
方式のIOアダプタにおいて、それをベースに機
能を拡張したIOアダプタを開発しようとした場
合、通常ソフトウエアを互換性を保つ必要がある
が、これが非常に困難である。すなわち、新しい
ハードウエアの開発した場合、新規追加になつた
機能は従来機能も含めて新しいソフトウエアを開
発してサポートすることは当然であるが、少なく
とも従来機能分については既存のソフトウエアが
そのまま使用することができなければならない。
ところが、特に上記のような方式のIOアダプタ
においてはレジスタがソフトウエアに直結してお
り、ハードウエア動作がそのままソフトウエアに
管理されているので、ソフトウエア互換性を保ち
ながらのハードウエア変更は容易ではない。本発
明の目的は、既存ソフトウエアとの互換性を保ち
ながら機能を拡張できる柔軟性を持つたIOアダ
プタを提供することにある。 〔問題点を解決するための手段〕 上記目的は、IOアダプタ内に、IOマツプドIO
をメモリマツプドIOに変換するバス制御部と、
読み書き可能な記憶部と、入出力制御を行なう
IO制御部を設け、上位のマイクロCPUのソフト
ウエアとIOアダプタ間のインターフエースデー
タを記憶部上に展開し、このデータをIO制御部
によつて処理することにより達成される。 〔作用〕 バス制御部は既存のソフトウエアからのIOマ
ツプドIOまたは既存のソフトウエアと互換性を
有する新ソフトウエアからのメモリマツプドIO
またはIOマツプドIOのいずれであつても記憶部
上の同一アドレスをアクセスするように制御し、
新規ソフトウエアで既存ソフトウエアとの互換性
が不要な部分即ち新規追加機能分は記憶部上の既
存ソフトウエア使用アドレスとは別のアドレスを
使用するよう制御する。 また、IO制御部は記憶部に書込まれた制御情
報に基づいて既存ソフトウエアおよび互換ソフト
ウエアに関しては、対ソフトウエアおよび対入出
力装置インターフエースが同一となるように制御
処理を行なう。これによつて互換性が保たれると
共に、新規機能をサポートする融通性をも兼ね備
えたIOアダプタが得られる。 〔実施例〕 以下、本発明の一実施例を図面により詳細に説
明する。 第２図は本発明のIOアダプタを適用したマイ
クロコンピユータシステムの概略ブロツク図であ
る。IOアダプタ１はマイクロプロセツサ（以下
μCPUと略称する）２によつて制御され、入出力
動作を行なう。μCPU２のプログラム（以下ソフ
トウエアと呼ぶ）はメインメモリ３に格納され
る。 第１図は、本発明を適用したIOアダプタ１の
ブロツク図である。IOアダプタ１はマイクロコ
ンピユータシステムを“２つのユニツトアドレス
ｍ，ｎ”を有する端末装置として使用可能とする
ためのものであり、入出力装置（IO）としては
例えば端末制御装置が接続される。ユニツトアド
レスｍは既存のIOアダプタと同様に第２図のデ
イスプレイ装置にアサインする。またユニツトア
ドレスｎは第２図のプリンタにアサインする。こ
のように２つのユニツトが別々のユニツトアドレ
スを持つと従来から知られているように、各ユニ
ツトを別個の端末装置のようにして、実質上の併
行動作を行わせたり多くの他装置からプリンタを
共用したりすることができる。 IOアダプタの構成としては、μCPU２からのア
クセスを制御し、特にIOリード／ライト信号
IOR／Ｗをメモリアクセスに変換するアクセス変
換回路４ｃを有するバス制御部４、アクセス変換
管路４ｃと処理回路８のどちらかでもアクセス可
能なメモリ制御部６およびメモリ７、動作の起動
とμCPU２への割込み制御およびデータ送受信制
御部を行なうマイクロプログラム制御方式の処理
回路８、処理回路８用のマイクロプログラムを記
憶するマイクロメモリ１０、IO特有のインター
フエース回路に対応するハード制御回路が組込ま
れているIOインターフエース部１２より成る。 ここで、動作説明に入る前にメモリ７上に展開
される、ソフトウエアと処理回路８との間のイン
ターフエースデータの一例を第３図に示し、その
用途を第１表に示す。
【表】
本発明によれば、既存のソフトウエアとの互換
性を保持しながら、機能を拡張できる柔軟性を持
つたIOアダプタが得られるという効果がある。
性を保持しながら、機能を拡張できる柔軟性を持
つたIOアダプタが得られるという効果がある。
第１図は本発明を適用したIOアダプタのブロ
ツク図、第２図は第１図のIOアダプタを接続し
たマイクロコンピユータシステムの概略ブロツク
図、第３図は第１図内のメモリの使用例を示した
図である。 １……IOアダプタ、２……μCPU、３……メイ
ンメモリ、４……バス制御部、４ａ……DMAア
ドレスレジスタ、４ｂ……DMAデータレジス
タ、４ｃ……アクセス変換回路、４ｄ……アドレ
スデコーダ、５……メモリ制御信号、６……メモ
リ制御部、７……メモリ、８……処理回路、９…
…制御信号、１０……マイクロメモリ、１１……
IO制御信号、１２……IOインターフエース部、
１３……メモリアクセス信号、１４……アドレス
信号、１５……データ信号。
ツク図、第２図は第１図のIOアダプタを接続し
たマイクロコンピユータシステムの概略ブロツク
図、第３図は第１図内のメモリの使用例を示した
図である。 １……IOアダプタ、２……μCPU、３……メイ
ンメモリ、４……バス制御部、４ａ……DMAア
ドレスレジスタ、４ｂ……DMAデータレジス
タ、４ｃ……アクセス変換回路、４ｄ……アドレ
スデコーダ、５……メモリ制御信号、６……メモ
リ制御部、７……メモリ、８……処理回路、９…
…制御信号、１０……マイクロメモリ、１１……
IO制御信号、１２……IOインターフエース部、
１３……メモリアクセス信号、１４……アドレス
信号、１５……データ信号。
Claims (1)
- １ システムバスと入出力装置との間に接続され
たIOアダプタであつて、前記システムバスとの
インターフエースを制御するバス制御部と、前記
システムバスと該バス制御部とに接続された記憶
部と、前記入出力装置に接続され、前記バス制御
部及び前記記憶部の入出力制御処理を行なうIO
制御部とを備えており、且つ、前記バス制御部
は、IOマツプドIOをメモリマツプドIOに変換す
る変換手段を有し、前記記憶部は、前記バス制御
部及び前記IO制御部からの命令にアクセス可能
な共有空間を有することを特徴とするIOアダプ
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256587A JPS63211052A (ja) | 1987-02-27 | 1987-02-27 | Ｉｏアダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256587A JPS63211052A (ja) | 1987-02-27 | 1987-02-27 | Ｉｏアダプタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211052A JPS63211052A (ja) | 1988-09-01 |
| JPH0575139B2 true JPH0575139B2 (ja) | 1993-10-19 |
Family
ID=12639577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256587A Granted JPS63211052A (ja) | 1987-02-27 | 1987-02-27 | Ｉｏアダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211052A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644922A (en) * | 1979-09-20 | 1981-04-24 | Toshiba Corp | Input/output port designation system |
-
1987
- 1987-02-27 JP JP4256587A patent/JPS63211052A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644922A (en) * | 1979-09-20 | 1981-04-24 | Toshiba Corp | Input/output port designation system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63211052A (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| US6078742A (en) | Hardware emulation | |
| KR20000016944A (ko) | 로컬메모리에서패킷화된동작정보의기억을통한입출력성능을증가시키기위한시스템 | |
| JPS6111873A (ja) | １６ビツトマイクロプロセツサによる８ビツトおよび１６ビツトの各周辺装置へのアクセス方法 | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| US20060200595A1 (en) | Variable length command pull with contiguous sequential layout | |
| JPH0575139B2 (ja) | ||
| JP3579149B2 (ja) | コンピュータシステム | |
| JPH03656B2 (ja) | ||
| EP0439594B1 (en) | Device for interfacing a main processor bus connected to a main processor to a peripheral bus having a number of peripheral devices connected thereto | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0934726A (ja) | 割り込み制御方法 | |
| KR100251849B1 (ko) | 다중화 기능을 갖는 입/출력 제어 보드 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPS62187956A (ja) | Ｄｍａ制御方式 | |
| JPH06161947A (ja) | コンピュータシステム | |
| JPH11238029A (ja) | システムバスのｉｏマッピング方法及び方式 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPH06103227A (ja) | メモリアクセス装置 | |
| JPH04120648A (ja) | 共通バス接続装置 | |
| JPS60134943A (ja) | スキヤンアウト方式 | |
| JPH04148253A (ja) | メモリ読出書込制御方式 |