JPS602984A - メモリ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はキャプテンシステムに於けるキャラクタジェ
ネレータのようなメモリ駆動回路に関する。

〔発明の技術的背景〕

キャプテンシステム等に於けるコード伝送方式のように
、文字や図形情報がコードデータとして送られてくる場
合、受信側ではそのコードに対応する？ターンを作り出
す為にキャラクタジェネレータが用いられる。

キャラクタジェネレータはノ９ターンデータを格納する
為のＩＪ　ｐオンリーメモリ（以下、ＲＯＭと称する）
と、コードデータからＲＯＭのアドレスデータを作る周
辺回路を有する。

今、パターンデータの出力フォントが８行×５列である
場合、つまり行数が２３である場合を考える。ツクター
ンデータは１行／バイトとするバイト単位で読み出され
るものとすると、１文字分の／？ターンデータは８バイ
ト分必要なことになる。つｔＪ＋、あるコードデータが
与えられるト、ＲＯＭのアドレスデータｔ８つ生成し、
ツクターンデータをバイト単位で読み出し、１文字分の
ノリ―ンデータを得る。

コードデータからアドレスデータを得る方法として、第
１図（ａ）に示すように、コードデータＤ、の最下位ピ
ット（以下、ＬＳＢと称する）に３ビ、トの付加コード
データＤ２　ｔ一つける方法がある。この方法によれば
、付加コードデータＤｚ　’にφφφＢから１１１　Ｂ
’までインクリメントすることによシ、コードデータに
対応したノぐ′ターン、データが格納されている８つの
アドレス（アドレス空間Ｓ１　）ｔ−指定することがで
きる。

このコードデータＤ１に付加コードデータを付けてアド
レスデータを作る構成の場合、アドレスデータを作る為
の周辺回路の構成が簡単となる。また、行数が２３倍の
ように２のべき乗である場合には、空アドレスを作るこ
となくツクターンデータを作ることができる。

〔背景技術の問題点〕

しかしながら、上記構成の場合、行数が２のべき乗以外
の場合に空アドレスが生じ、行数の値によってはこの空
アドレスの数が非常に大きくなる問題があった。例えば
、キャプテンシステム等に於いて漢字情報をコードデー
タで伝送するのに用いられるＪＩＳ　６２２６漢字第１
水準のコード伝送方式の場合、出力フォントは１８行Ｘ
１５列である。この場合、行数１８は２のべき乗ではな
く、２４〈１８〈２５の関係にある。

したがって、付加コードデータＤ２としては第２図（荀
に示す如く、５ビ、トのデータが必要となる。これによ
り、２＝３２であるから、第２図（ｂ）に示す如く、１
４（＝３２−１８）個のアドレス（アドレス空間８２　
）を作らなければならず、ＲＯＭ内のデータが連続しな
いことになシ、ＲＯＭの有効利用ができない。

なお、現在のところ、１６ビ、ト出力のＲＯＭは存在し
ない。したがって、ツクターンデータの格納は実際は、
文字の左半分（１８行×８列）と右半分（１８行×７列
）に分けて行なわれる。

この場″合、１文字分のパターンデータの出力フォント
は３６行×８列となる。この場合の行数３６も２のべき
乗ではなく、２（３６（２の関係にあシ、付加コードデ
ータとしては６ビツトのデータが必要である。これによ
シ、２８（−６４−３６）個のアドレスを余計に作らな
ければならない。

〔発明の目的〕

この発明は上記の事情に対処すべくなされた４ので、簡
単な構成によりメモリのアドレス空間の有効利用を図る
ことができるメモリ駆動回路を提供すること全目的とす
る。

〔発明の概要〕

この発明は、例えばＪＩＳ　６２２６漢字第１水準のコ
ード伝送方式のキャラクタジェネレータに適用する場合
を代表として説明すると、１文字分のパターンデータｔ
−３２バイト分と４バイト分に分け、これらをメモリ上
の離れたアドレス空間に記憶するものとする。この為に
、６ビ、トカウンタを設け、この６ビ、トカウンタの下
位５ビツトのデータとコードデータを結合してこれを３
２バイト分のアドレス空間用のアドレスデータとする。

また、６ビツトカウンタの下位２ビツトのデータとコー
ドデータを結合し、これにさらに所定値を有する３ピツ
トのデータを結合してこれを４バイト分のアドレス空間
用のアドレスデータとする。そして、６ビツトカウンタ
のＭＳＢが１＃になったとき、アドレスデータを前者か
ら後者に切）換えるようにしたものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。なお、以下の説明では、この発明をキャプテンシ
ステム等に於けるＪＩ８６２２６漢字第１水準のコード
伝送方式に用いられるキャラクタジェネレータに適用し
た場合を代表として示す。図に於いて、１ノはＲＯＭ　
、っま勺パターンデータを格納するパターンメモリで６
る。

このノ４ターンメモリ１１には、１文字分のノ４ターン
データが３６個分のアドレスに分割して記憶されている
。

ここで、パターンメモリ１１のアドレスデータを作る構
成について説明する。　ＪＩＳ　６２２６漢字第１水準
のコード伝送方式のコードデータＤ！は１４ビ、トの大
きさをもつ。このコードデータＤ１は７ビツトずつ第１
バイトと第２バイトに分けて送られてくる。第１バイト
のデータＤ１１はデータバス１２よシ８ピットラ、子回
路１３に供給される。同様に、第２バイトのデータＤ１
１ｔ−タノ々ス１２より８ピ、トラ、子回路１４に供給
される。これら８ピ、トラ、子回路１３．１４はバイト
値位で送られてくるコードデータをまとめて同時に出力
する。

この場合、コードデータＤｌは１４ビツトカら１２ビツ
トにビット変換して出力される。このようにビット変換
するようにしたのは次のような理由による。　ＪＩＳ　
６２２６漢字第１水準のコード伝送方式の場合、文字数
は２９６５文字′Ｃある。したがって、全ての渓字を読
み出すには、コードデータＤｌ　としては１２ビ、トあ
れば充分であるからである。このようにすることによっ
て、ノやターンメモリ１１の使用アドレスを減らすこと
ができ、メモリ１１のアドレス空間の有効態Ｆ＠を図る
ことができる。

ビット変換は次のようにしてなされる。コードデータＤ
１の第１バイト及び第２バイトのデータＤＩＩＩＤＩ１
１はそれぞれ、 ０１１　φ１１φφφφＢ〜１φφ１１１ＩＢＤ１２φ
１φφφφｌＢ〜１１１１１１φＢとなっている。第１
バイトの範囲は３２であるから、これを５ビ、トで表わ
すことができる。

このビット変換は最上位ビッ−ト（以下、ＭＯＢと称す
る）に下位４ビツトを結合することによって達成される
。ビット変換後の第１／々イトを同じく第１バイトと称
すれば、これは、 ＤｌｌφφφφφＢ〜ＩＩＩＩＩＢ となる。この第１バイト・Ｉ）データＤ　ｉｔ　ｔ”下
位ビットのデータとして第２バイトのデータと結合する
ことＫよ〕、１２ビ、トのコードデータＤ１が得られる
。

次にコードデータ０１１から３６個のアドレスデータを
作る構成を説明する。１５は６ビツトカウンタでろる。

この６ビ、トヵウンタ１５の下位５ビ、トのデータは付
加コードデータとして前記１２ビツトのコードデータの
ＬＳＭに結合される。この１７ビツトの結合データは第
１人力Ａとしてアドレスセレクタ１６に供給さ九る。

また、６ビツトカウンタ１５の下位２ビツトのデータを
付加データとして前記１２ビ、トのコードデータＤ１の
ＬＳＨに結合したデータも作られる。この場合、コード
データＤｌのＭＳＢにはさらＫ例えばデータ値″′０”
の３ピツトのデータが結合される。このようにして作ら
れた１７ビツトの結合データは第２人力としてアドレス
セレクタ１６に供給される。アドレスセレクタ１６は６
ビ、トカウンタ１５のＭＳＢが１になる前は第１人力Ａ
　ｆ　／（’ターンメモリ１１のアドレスデータとして
選択し、ＭＳＢが１になるとｍ１２入力Ｂをパターンメ
モリ１１のアドレスデータとして選択する。

この操作によシ、３６個のアドレスから成るアドレス空
間は、３２個のアドレスから成るアドレス空間と４１−
のアドレスから成るアドレス空間に分けられる。この場
合、前者はφ８４φφＨ〜ＩＦＢＦＦＨの範囲になり、
ここに３６個に分割されるツクターンデータの３２個分
が格納される。後者はφ１φ８φＨ〜φ３Ｆ７ＦＨの範
囲になシ、ここに４個分が格納される。

この実施例のようにアドレスデータｔ−作った場合と、
従来のように６ビ、トの付加コードデータＤ２を付加し
てアドレスデータを作っ九場合のアドレス空間は次のよ
うになる。

本実施例・・・１０８２８８バイト 従来例・・・１９２５１２バイト この実施例によれば、従来に比べてアドレス空間′ｆｃ
５６％まで減らすことができ、パターンメモリ１１の有
効利用を図ることができる。

なお、Ｓａは第１バイトのデータをう、チするう、チ信
号で、このラッチ信号Ｓａはさらに６ビ、トカウンタ１
５のクリア信号としても使われる。ｓｂは第２バイトの
データのラッチ信号である。Ｓｃはパターンメモリ１１
からデータごアクセスする為のデータラッチｉ号である
。

このう、テ信号Ｓｃはさらに６ビツトカウンタ１５のク
ロック信号として使われる。したがって、この実施例に
よれば、６ビツトカウンタ１５は外部からデータをアク
セスされると、インクリメントして行く。つまり、この
実施例によれば、コードデータＤｌｋ与える（第１バイ
ト、第２バイトの２回に分けて）と、あとは３６回デー
タをアクセスするだけで、コードデータＤ五に対応した
１文字分の７４ターンデータを順次得ることができる。

また、アドレスデータを作る為の周辺回路をカウンタと
アドレスセレクタで簡単に構成できる利点がある。

なお、この発明はＪＩＳ　６２２６の漢字第１水準のコ
ード伝送方式のように、コードデータに対応したデータ
を３６個のアドレスに分割して記憶する場合以外にも適
用可能なことは勿論である。

一般に、ｎ個に分割すると考えた場合、カウンタとして
は、ｚＬ−１＜　ｎ≦２６ヲ満たすｔビットカウンタを
用うればよい。また、第１人力としてはコードデータと
ｔビットカウンタの下位（２−１）ビットのデータとの
結合データとすればよい。第２人力としては、コードデ
ータとＬビットカウンタの下位ｍビットのブータラ結合
し、これにさらに（Ｌ−１−ｍ）ビットの所定のデータ
ｒｉ　ｉもつデータを結合したものを用ウレハ、ｌ：イ
。但し、ｍは、ｚｍ−１（ｎ２１−１≦２ｆｆｌなる条
件を満たすものである。

〔発明の効果〕

このようにこの発明によれば、簡単な構成によシメモリ
のアドレス空間の有効利用を図ることができるメモリ駆
動回路を提供することができる。

【図面の簡単な説明】

第１図は出力フォントの行数が２のべき乗である場合の
アドレスデータ及びアドレス空間を示す図、第２図は出
力フォントの行数が２のべき乗でない場合のアドレスデ
ータ及びアドレス空間を示す図、第３図はこの発明に係
るメモリ駆動回路の一実施例を示す回路図である。 １１・・・パターンメモリ、１２・・・データバス、１
３．１４・・・８ビツトラッチ回路、１５・・・６ビツ
トカウンタ、１６・・・アドレスセレクタ。 出願人代理人　弁理土鈴　江　武　彦

Claims (1)

【特許請求の範囲】
1. コードデータに対応したデータ全ｎ個のアドレスに分割
   して記憶するメモリと、ｔビットカウンタ（但し、２’
   −’＜　ｎ５２勺と、前記コードデータと前記ｔビット
   カウンタの下位ＣＬ−１）ビットのデータとの結合デー
   タを第１人力とし前記コードデータと前記ｔビットカウ
   ンタの下位ｍ　ヒｙ　ト（４１１Ｌ、２ｒｒｌ−’（ｎ
   　−２’−’≦２ｍ）　ｎ［）”に所定の内容をもつ（
   ｔ−１−ｍ）ビットのデータの結合データを第２の入力
   とし前記ｔビットカウンタの最上位ビットが０のときは
   前記第１人力を前記メモリにアドレスデータとして供給
   し１になったら前記第２人力ｔアドレスデータとして供
   給するアドレスセレクタとを具備し、前記メモリは前記
   第１人力によって指定されるアドレス空間に前記ｎ個に
   分割されたデータの２′−１個分を記憶し、前記第２人
   力によって指定されるアドレス空間にｎ　−２ｔ−’個
   分を格納していることを特徴とするメモリ駆動回路。