JPS6029049A - デイジタル・アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ディジタル信号をその値に比例したアナロ
グ信号に変ＪＪ％　するディジタル・アナログ変換器に
関し、特にパルス幅変調方式によって変換する装置の改
良に関するものである。

従来から用いられているパルス幅変調方式のディジタル
・アナログ変換器を第１図および第２図を用いて説明す
る。第１図において、論理回路１から出力された変換を
要するディジタル信号２はディジタル・アナログ変換器
１１に入力される。

ディジタル・アナログ変換器１１は一定周期ごとに単パ
ルス信号４を発生する第１のタイマ３、前記単パルス信
号４により起動されてディジタル信号２に比例した周期
ごとに単パルス信号６を発生する鑵２のタイマ５、前記
単パルス信＠４によりセットされ、単パルス６によりリ
セットされるフリップフロップ７、およびフリップフロ
ップ７の出力信号８を平滑にするローパスフィルタ９か
ら構成され、ディジタル信号２に対応するアナログ信号
を、平滑された直流出力１０として出力する第２＠は前
記ディジタル・アナログ変換器１１内における各部の信
号波形を示し、同図から明らかなようにフリップフロッ
プの出力信号８は、第１のタイマ３から出力された単パ
ルス信号４の立上がりから、第２のタイマ５から出力さ
れた単パルス信号６の立上がりまで、すなわちディジタ
ル信号に比例するＤＩ間だけオンとなり、かつ周期はに
１１のタイマ３の周期と同一の信号として得られその時
間平均された直流出力１０はディジタル値に比例する。

よって入力されたディジタル値２に比例したアナログ値
１０が得られる。

また論理回路１から第２のタイマ５に与えられるディジ
タル信号２の値を、整数回を周期として変化させれば、
直流出力１０はそれら整数回のディジタル信号値の平均
となる。したがうてディジタル信号のビット数が少ない
場合においても、上述のようにディジタル信号の値を周
期的に変化させることによってより精度の高いアナログ
値を出カザることができる。たとえばディジタル信号値
。　２が４ビツトの場合、タイマ５の周期は最も短いと
きｆｌとすると最も長いときで２’−１６となり、精度
は１６分の１でしがないが、１回目のディジタル信号値
をＮとし、２回目の同値をＮ＋１とすることにより直流
出力１ｏはそれらの平均であるＮ−１−（Ｎ＋１−）、
／２−Ｎ’＋１／２に対応した出力となる。すなわち２
回を周期としてディジタル信号値を変化させることによ
り精度を３２分の、１にすることが可能である。但しこ
の方法を実行させるためには、’ａＴｍ回路１のディジ
タル信号２は第１のタイマ３の出力単パルス信＠４に同
期した信号でなければ、正確なアナログ出力が得られず
、このような同期をとるためには論理回路１に入力端子
１２を設けて単パルス信号４を入力する必要がある。

上述のように従来のディジタル・アナログ変換器では、
第１および第２のタイマを要するため構成が複雑になり
、精度の上でも必ずしも十分なものとは言えず、高価な
ものになるという欠点があった。

それゆえにこの発明の主たる目的は、上述の問題点を解
消し、簡単かつ安価な回路構成からなるディジタル・ア
ナログ変換器を提供プ゛ることである。

この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の説明から一層明らかとなろう。

この発明を要約すれば、マイクロコンピュータなどの論
理回路は通常たとえば表示体駆動のためのＭ＠影形成各
種信号検出、演舞などの信号処理を実行し、かつこのよ
うな信号処理の過程でアナログ変換のためのディジタル
信号を出力する。このような論理回路が本来備える機能
に着目し、上述の信号処理を一定の周期ごとに行なわせ
る七ともに、このような信号処理の周期を利用して第１
の単パルスを発生させ、一方この第１の単パルスで起動
しディジタル信号に比例する周期をもつ第２の単パルス
を発生させ、第１の単パルスでセットし第２の単パルス
でリセットするフリップフロップの出力信号によって、
ディジタル信号の値に比例したアナログ信号を形成する
ことにより、従￥、装置が必要とした第１のタイマを省
略した回路でディジタル信号からアナログ信号を形成す
る。

まずこの発明の原理について、第３図および第４図を参
照して説明する。

第３図に示すディジタル・アナログ変換器の実施例は、
前述の第１図に示した従来装置と比べて、アナログ信号
に変換するためのディジタル信号出力２、ディジタル信
号２が与えられて動作するタイマ５、タイマ５の出力で
ある単パルス信号６、セットリセットフリップフロップ
７、同フリップフロップ７の出力信＠８、ローパスフィ
ルタ９１１５よびアナログ信号出力となる直流出力１ｏ
は同じ構成からなる。

一方この実施例ではフリップフロップ７をセットするた
めの単パルス信号４ａは、マイクロプロセッサなどの論
理回路１３に一体的に含まれた回路で形成されて出力端
子１４より出力される。論理回路１３が単パルス信号４
ａおよびディジタル信号２を出力する動作を第４図のフ
ローチャートに示づ゛。

すなわちまず各種信号処理を経て変換を必要とするディ
ジタル値２が形成される。続いて単パルス出力をオンと
ｊノ、パルス幅を確保するに要する時間の後にオフにし
て単パルス信号４ａを形成する。その後論理回路１３が
備える機能である第１の信号処理、第２の信号処理など
を順次第ｎの信号処理まで実行して所定の時間を確保す
る。ここでｎは任意の整数であり、前記単パルス信号４
ａの周期に応じて定め得る。また第１から第ｎの信号処
理は、たとえば表示体駆動、各種信号の検出、演算など
の動作であり、予め設定された第ｎの信号処理を終えた
後、始めのステップに戻って以下同じ動作を繰返すこと
により、繰返し時間を周期とする単パルス信号４ａを形
成する。したがって各信号処理に要する時間および信号
処理のステップ数ｎを適当に選べば出力信号４ａは従来
袋ばにおける第１のタイマから得る単パルス信号と同等
のタイミング信号を得ることができる。このような論理
回路における単パルス信号の形成は、論理回路がマイク
ロコンピュータからなるためメモリ部に書込むプログラ
ムによって容易に行なうことができる。

上述の基本的な構成の説明かられかるように、この実施
例によれば第１のタイマを設置することなくディジタル
・アナログ変換器を実現することができる。なお第１の
信号処理から第ｎの信号処理に至る動作時間が、必要と
する単パルス信＠４ａの周期より短い場合、第ｎの信号
処理の後に時間待ちの処理を挿入することにより必要と
する周期を得ることが可能であり、また第５図のフロー
チャートに示すように第１から第ｎの信号処理をＮｏ回
行なわせるようにプログラムして単パルス信＠４ａを発
生させてもよい。逆に第１の信号処理から第ｎの信号処
理に至る動作時間が、必要とする中パルス信＠４ａの周
期より長い場合、第６図のフローチャートに示すように
、複数ステップ信号処理の途中で単パルス信号を発生す
るようにプログラムすれば容易に周期をｉ＋１ＪＩＬ得
る。

また、論理回路１３よりタイマ５に出力されるディジタ
ル信号２の値を、整数回を周期として変化させれば、直
流出力１０はそれら整数回のディジタル信号値の平均と
なるため、アナログ出力値の粘度を高くづることが可能
である。このとき、論理回路１３からは、既に単パルス
信号４ａとディジタル信号２が同期して出力されるため
、論理回路１３に同期のための入力端子を新たに設ける
必要はない。

次にこの発明の具体的な一実施例について、第７図およ
び第８図を用いて詳細に説明する。図において論理回路
１５はたとえばＩＥＤからなる表示体Ｄ■Ｓを駆動し、
スイッチＳ　Ｗ　＋の開閉検出の機能を備えるものとし
、表示のための出力端子ＳｏないしＳ６、スイッチ掃閉
信号入力端子１くを備え、各々スイッチＳｗ、あるいは
表示装置に接続される。

論理回路１５は内部にカウンタおよびタイマ１６を備え
、このタイマ１６は、動作の進行途中でタイマの起動お
よびタイマへのディジタル信号の入力が可能に設計され
、従来′＠置おいて外付けされた回路におけるタイマと
同様に、入力されたディジタル値に比例した周期で単パ
ルス信号６を形成して端子王より出力する。また論理回
路１５は、動作の進行途中でオンオフ・動作して単パル
ス信号４８を導出する出力端子ｏｌｆｉ設けられている
。前記論理回路１５には出力端子δおよびＴを介してフ
リップフロップ１７が接続されている。このフリップフ
ロップ１７は出力端子０がらの出力信号４ａによりセッ
トされ、出力端子下からの出力信Ｐｔ６によりリセット
される。

この実施例に示した前記フリップ７０ツブ１７はコンデ
ンサＣ７を備え、単パルス信号４ａがオンになるとダイ
オードＤ、を介してコンデンサＣ、が充電され、抵抗Ｒ
２を介してトランジスタＱ２にベース電流を供給する。

このベース電流はトランジスタＱ２をオンに変化させて
、電圧Ｅ、が導出されていたフリップフロップ出力信号
８をアースレベルに変化させてオフにする。また論理回
路内のタイマ１６の出力信号６がオンになると、前記コ
ンデンサＣ１の放電路に設けられたトランジスタＱ、が
オンになり、コンデンサＣ４が急速に放電して１〜ラン
ジスタＱ２のベースｍ流をＡフ状態にし、ｌ−ランジス
タＱ２をオフにする。その結果フリップフロップ出力信
号８はもとの電圧Ｅ２が出力されオンになる。すなわち
フリップフロップ１７は、単パルス信号４ａによってオ
ンし、単パルス信号６によってオフするフリップ７０ツ
ブの出力をさらに反転さ往た信号を出力する。

前記フリップフロップ１７の次段には、出力信号８を平
滑化して直流出力１０を出力するローパスフィルタ９が
接続されている。このローパスフィルタ９は、抵抗Ｒ＝
　、ＲｓおよびコンデンサＣ２、Ｃ６を用いた２段フィ
ルタで構成される。

次に上述の回路からなるディジタル・アナログ変換器の
動作を第８図のフローチャートを参照して説明する。

まず論理回路１５の電源がオンになると、ステップ１に
おいて内部のカウンタ■が１に設定され、内部に予め記
憶した第１番目のディジタル値をステップ２としてタイ
マ１６に設定する。その後ステップ３．４の動作によっ
て、出力端子０を一度オンｌノ直後にオフにする動作に
よってまず単パルス信号４ａを形成する。続いて論理回
路１５の機能を利用して一定時間を確保するべ（、まず
処理１に含まれたステップ５において端子により信号を
入力し、スイッチＳＷ１の開閉検出を実行する。

判別ステップ６において入力信号がオンであれば、論理
回路内で前記カウンタ■に１を加締する（ステップ７）
。この加締ステップ７に続いて判定ステップ８が設定さ
れて、カウンタ■が９を越えるときはＩ−１に戻しくス
テップ９）、計数値が９を越えない場合には時間調整の
ための時間待ちステップ１０を経て、各々処理１を終了
する。なお処理１において前記端子にの入力信号を判別
するステップ６は入力信号がオンでない場合には、時間
待ちステップ１１で処１］！１のために設定された所定
時間のためのｍ整が実行された後、処理１を終了して次
の処理２へ移る。処理２においては、ステップ１２とし
てカウンタ値■に対応する表示を実行させるために表示
信号を端子ＳｏないしＳ６に出力し、表示装置ＤＩｓに
おいて表示動作する。処理２に続いて、必要に応じてス
テップ１３で時間持ちを行なった後、再びステップ２に
戻って第１番目のディジタル値をタイマ１６に出力し、
以下上述の動作を繰返す。ここでステップ１０および１
１は、処理１での動作時間がすべての場合において同一
となるようにｉｌｌ整゛づるために艮（プられている。

上述のように、論理回路１５は、スイッチｓｗ、入力の
検出およびスイッチＳ　Ｗ　＋がオンのときにはタイマ
１６に設定するディジタル値の変更を実行し、かつディ
ジタル値の番８を表示しながら、さらにタイマ１６への
ディジタル値の出力と、出力端子０からの一定周期の単
パルス出力４ａを行なうことができる。そしてタイマ１
６から端子王に、入力されたディジタル値に比例した周
期の単パルス信号６が出力される。

論理回路１５に接続された回路１７においては、出力信
号０がオンになるとフリップフロップ回路１７の出力信
号はオフし、タイマ１６に入力されたディジタル信号に
比例した時間の後に出力信号下がオンし、出力信号８は
オンする。よって論理回路１５の一連の処理の動作周期
における出力信号８のオフ時間は前記ディジタル信号に
比例し、出力信号をローパスフィルタ９で平滑した直流
出力１０は前記ディジタル信号に逆比例することになる
。

ここで予めディジタル信号として、設定されたディジタ
ル値の１の補数を用いれば、直流出力１０を設定された
ディジタル値に比例させることができる。

第９図は前記ディジタル・アナログ変換器をＶＴＲ用選
局回路に適用したもので、プリセット詩に、ボリューム
電圧Ｖｓと出力電圧Ｖｏが等しくなるようにローパスフ
ィルタ９の出力電圧を制御し、このときのディジタル値
をマイクロプロセッサ１５に付加された不揮発性メモリ
（ＥＡＲＯＭ）に記憶させる。選局にあたっては、不揮
発性メモリ（ＥＡＲＯＭ）のディジタル値を続出し、前
述の動作によってＤ／Ａ変換を実行し、選局電圧を出力
する。

ｊ：＜　、Ｆのようにこの発明によれば、論理回路が本
来備える信号処理ステップを利用することにより、１個
のタイマによって簡単かつ経済的にディジタル・アナロ
グ変換器を１ｑることができる。

【図面の簡単な説明】

第１図は従来のディジタル・アナログ変換器を示すブロ
ック図である。第２図は第１図の各入出力の信号波形図
である。第３図はこの発明による一実施例の基本的な構
成を示すブロック図である。 第４図ないし第６図は第３図の要部の動作を説明するた
めのフローチャートである。第７図はこの発明の一実施
例を示すブロック図である。第８図９図はこの発明の応
用例を示すブロック図である。 図において、４ａは単パルス信号、６は単パルス信号、
８はフリップフロップ１７の出力信号、９はローパスフ
ィルタ、１ｏは出力信号、１５は論理回路、１６はタイ
マ、１７はフリップフロップ、ＤＩＳは表示装置、ｓｗ
ｌはスイッチである。 代理人　大　岩　増　雄 ８１図 第２図 第３図 名４図 拓！５図　娼す図 ′！７図 ５ １ＣＩ旧

Claims (1)

【特許請求の範囲】
1. （１）　表示体駆動、信号検出、演算等の信号処理機能
   を一定の周期で行なうとともｔこ、その同期もしくはそ
   の整数倍の周期に同期して第１の単パルスおよびアナロ
   グ変換のためのディシタフレイ台月を発生する論理回路
   と、 前記第１の単パルス信号により起動され、＃Ｂ　！！己
   ディジタル信号の値に比例した周期をもつ第２の単パル
   スを発生するタイマと、 前記第１の単パルス信号によりセットされ第２の単パル
   ス信号によりリセットされるフリップフロップと、 フリップフロップの出力信号を平滑処理して前記ディジ
   タル信号１′こ対応するアナログ信号を形成するローパ
   スフィルタとを備えてなるディジタル・アナログ変換器
   。 ／ｌ”ｌＸ　帖Ｉ！２．″Ｉう々Ｊし倣異は、第１の単
   パルスの周期の整数倍の周期で変化する信号として形成
   されることを特徴とする特許請求の範ｒｆＪ１第１項記
   載のディジタル・アナログ変換器。 〈３）　前記フリップフロップは、第１の単パルスによ
   り充電され、第２の単パルスにより放電されるコンデン
   サを含んでなることを特徴とする特許請求の範囲第１　
   ＩＮまたは第２項記載のディジタル・アナログ変換器。