JPH03123116A - F/v回路の出力平滑化回路 - Google Patents
F/v回路の出力平滑化回路Info
- Publication number
- JPH03123116A JPH03123116A JP26085389A JP26085389A JPH03123116A JP H03123116 A JPH03123116 A JP H03123116A JP 26085389 A JP26085389 A JP 26085389A JP 26085389 A JP26085389 A JP 26085389A JP H03123116 A JPH03123116 A JP H03123116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse signal
- capacitor
- output smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000004043 responsiveness Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明はF/V回路の出力平滑化回路に関するもので、
特に車載用のアナログメータに使用されるものである。
特に車載用のアナログメータに使用されるものである。
(従来の技術)
第3図及び第4図を参照して従来のF/V回路の出力平
滑化回路を説明する。第3図において、F/V回路1は
車載用のアナログメータに用いられ、車の回転速度に比
例したパルス数を発生するパルス発生器(図示せず)か
ら送出されるパルス信号に基づいて、パルス数に応じた
電圧を出力する。出力平滑化回路30はF/V回路1の
出力を平滑化する。F/V回路1及び平滑化回路30の
動作を第4図に示すタイムチャートを参照して説明する
。F/V回路1の入力端子1aに上記パルス発生器から
送出されるパルス信号が人力されると、このパルス信号
の立上がり(時刻1o)に同期してF/V回路1の端子
1bを介してコンデンサ2に一定の電流が流れ、電荷が
コンデンサ2に蓄積されて端子1bの電位が上昇する(
第4図(b)参照)。
滑化回路を説明する。第3図において、F/V回路1は
車載用のアナログメータに用いられ、車の回転速度に比
例したパルス数を発生するパルス発生器(図示せず)か
ら送出されるパルス信号に基づいて、パルス数に応じた
電圧を出力する。出力平滑化回路30はF/V回路1の
出力を平滑化する。F/V回路1及び平滑化回路30の
動作を第4図に示すタイムチャートを参照して説明する
。F/V回路1の入力端子1aに上記パルス発生器から
送出されるパルス信号が人力されると、このパルス信号
の立上がり(時刻1o)に同期してF/V回路1の端子
1bを介してコンデンサ2に一定の電流が流れ、電荷が
コンデンサ2に蓄積されて端子1bの電位が上昇する(
第4図(b)参照)。
そして時刻T1において端子1bの電位が所定値に達す
ると(第4図(b)参照) 、F/V回路1の出力端子
ICから抵抗3及びコンデンサ4に一定の電流が流れ、
コンデンサ4に電荷が蓄積されて出力端子ICの電位が
上昇する(第4(C)参照)。そして、時刻T2になる
と、端子1bからコンデンサ2への電流の供給が停止さ
れ、コンデンサ2の放電により端子1bの電位が減少す
る(第4図(b)参照)。この端子1bの電位が減少し
て上記所定値になると(時刻T3)、出力端子1cから
抵抗3及びコンデンサ4への電流の供給が停止される。
ると(第4図(b)参照) 、F/V回路1の出力端子
ICから抵抗3及びコンデンサ4に一定の電流が流れ、
コンデンサ4に電荷が蓄積されて出力端子ICの電位が
上昇する(第4(C)参照)。そして、時刻T2になる
と、端子1bからコンデンサ2への電流の供給が停止さ
れ、コンデンサ2の放電により端子1bの電位が減少す
る(第4図(b)参照)。この端子1bの電位が減少し
て上記所定値になると(時刻T3)、出力端子1cから
抵抗3及びコンデンサ4への電流の供給が停止される。
すると、出力端子ICの電位は、抵抗3及びコンデンサ
4の放電によって低下する(第4図(c)参照)。時刻
T4になると端子1bの電位は最低レベルに達し、この
最低レベルはパルス信号が次に立上がる時刻T5迄続く
。そして時刻T5以降は上述のことが繰り返される。
4の放電によって低下する(第4図(c)参照)。時刻
T4になると端子1bの電位は最低レベルに達し、この
最低レベルはパルス信号が次に立上がる時刻T5迄続く
。そして時刻T5以降は上述のことが繰り返される。
このように、F/V回路1の出力端子ICから出力され
る電圧波形は大きなリップルが生じるか、この電圧波形
の平均値はパルス信号のパルス数、すなわち回転速度又
は周波数に比例したものとなる。そして、この大きなリ
ップルを有する、F/V回路1の出力電圧を、抵抗R及
びコンデンサCかうなる出力平滑化回路30によって平
滑化し、この平滑化された電圧を図示していないアナロ
グメータに送出する。
る電圧波形は大きなリップルが生じるか、この電圧波形
の平均値はパルス信号のパルス数、すなわち回転速度又
は周波数に比例したものとなる。そして、この大きなリ
ップルを有する、F/V回路1の出力電圧を、抵抗R及
びコンデンサCかうなる出力平滑化回路30によって平
滑化し、この平滑化された電圧を図示していないアナロ
グメータに送出する。
(発明が解決しようとする課題)
このような従来の出力平滑化回路30においては、抵抗
RとコンデンサCの値が固定されている。
RとコンデンサCの値が固定されている。
このため、低周波数のパルス信号が入力されたときにF
/V回路1から発生する大きなリップルを平滑化するよ
うに抵抗R及びコンデンサCの値を設定すると(すなわ
ち、R及びCを大きく設定すると)、高周波数のパルス
信号が入力されたときの応答性が悪くなり、逆に応答性
を改善するために抵抗R及びコンデンサCの値を小さく
設定すると、低周波数のパルス信号が入力されたときの
、F/V回路1の出力電圧のリップルが大きくなるとい
う問題があった。
/V回路1から発生する大きなリップルを平滑化するよ
うに抵抗R及びコンデンサCの値を設定すると(すなわ
ち、R及びCを大きく設定すると)、高周波数のパルス
信号が入力されたときの応答性が悪くなり、逆に応答性
を改善するために抵抗R及びコンデンサCの値を小さく
設定すると、低周波数のパルス信号が入力されたときの
、F/V回路1の出力電圧のリップルが大きくなるとい
う問題があった。
本発明は上記事情を考慮してなされたものであって、低
周波数のパルス信号がF/V回路に入力されたときのF
/V回路の出力電圧のリップルを可及的に平滑化すると
ともに、高周波数のパルス信号が入力されたときの応答
性の低下を可及的に防止することのできるF/V回路の
出力平滑化回路を提供することを目的とする。
周波数のパルス信号がF/V回路に入力されたときのF
/V回路の出力電圧のリップルを可及的に平滑化すると
ともに、高周波数のパルス信号が入力されたときの応答
性の低下を可及的に防止することのできるF/V回路の
出力平滑化回路を提供することを目的とする。
(課題を解決するための手段)
本発明は、入力周波数に比例した電圧信号を発生するF
/V回路の出力を平滑化するF/V回路の出力平滑化回
路において、出力平滑化回路は、複数個の抵抗を直列に
接続した直列回路及びコンデンサからなるRC回路と、
F/V回路の出力に基づいてRC回路の時定数を選定す
る選定手段とを備え、コンデンサの充電電圧を出力とす
ることを特徴とする。
/V回路の出力を平滑化するF/V回路の出力平滑化回
路において、出力平滑化回路は、複数個の抵抗を直列に
接続した直列回路及びコンデンサからなるRC回路と、
F/V回路の出力に基づいてRC回路の時定数を選定す
る選定手段とを備え、コンデンサの充電電圧を出力とす
ることを特徴とする。
(作 用)
このように構成されたF/V回路の出力平滑化回路(以
下、単に出力平滑化回路ともいう)によれば、F/V回
路の出力に基づいて選定手段によってRC回路の時定数
が選定される。これにより、低周波数のパルス信号が入
力されたときのF/V回路の出力電圧のリップルを可及
的に平滑化できるとともに、高周波数のパルス信号がF
/V回路に入力されたときの応答性の低下を可及的に防
14−することができる。
下、単に出力平滑化回路ともいう)によれば、F/V回
路の出力に基づいて選定手段によってRC回路の時定数
が選定される。これにより、低周波数のパルス信号が入
力されたときのF/V回路の出力電圧のリップルを可及
的に平滑化できるとともに、高周波数のパルス信号がF
/V回路に入力されたときの応答性の低下を可及的に防
14−することができる。
(実施例)
第1図に本発明による出力平滑化回路の第1の実施例の
構成を示す。この実施例の出力平滑化回路10は、直列
に接続されたn個の抵抗R4,・・・Rからなる直列回
路及びコンデンサCからなるRC回路と、n個のスイッ
チS1.・・・Snと、A/D変換器10aと、デコー
ダ10bとを備えている。次に構成と作用を説明する。
構成を示す。この実施例の出力平滑化回路10は、直列
に接続されたn個の抵抗R4,・・・Rからなる直列回
路及びコンデンサCからなるRC回路と、n個のスイッ
チS1.・・・Snと、A/D変換器10aと、デコー
ダ10bとを備えている。次に構成と作用を説明する。
スイッチ51(i−1,・・・n)はi個の抵抗R、・
・・R1からなる直列回路と並列に接続されでいる。n
個の抵抗R、・・・R1からなる直列口路を介して送出
されるF/V回路1の出力電圧がA/D変換器10aに
よってA/D変換される。
・・R1からなる直列回路と並列に接続されでいる。n
個の抵抗R、・・・R1からなる直列口路を介して送出
されるF/V回路1の出力電圧がA/D変換器10aに
よってA/D変換される。
そしてデコーダ10bによってA/D変換器10aの出
力がデコーダされ、デコードされた信号に基づいてn個
のスイッチS1.・・・Soの開閉が制御される。例え
ば、F/V77回路入力パルス信号の周波数が最低の値
の場合は、n個の抵抗R、・・・R1及びA/D変換器
10aを介して送出されるF/V77回路出力に基づい
て、デコーダ10bによってn個のスイッチS1.・・
・Soを開とし、入力パルス信号の周波数が増加するに
つれて段階的にスイッチSl、・・・Soを閉としてい
く。なお、スイッチS、を閉にするタイミングはデコー
ダ10bによって自由に設定できる。そして、コンデン
サCの充電電圧を出力平滑化回路10の出力とする。こ
のようにすることにより、入力パルス信号の周波数が低
いときは上記RC回路の時定数を大きくし、周波数が高
いときは時定数を小さくすることが可能となる。これに
より、低周波数のパルス信号が入力されたときのF/V
77回路出力電圧のリップルを可及的に平滑化できると
ともに、高周波数のパルス信号がF/V77回路入力さ
れたときの応答性の低下を可及的に防止することができ
る。
力がデコーダされ、デコードされた信号に基づいてn個
のスイッチS1.・・・Soの開閉が制御される。例え
ば、F/V77回路入力パルス信号の周波数が最低の値
の場合は、n個の抵抗R、・・・R1及びA/D変換器
10aを介して送出されるF/V77回路出力に基づい
て、デコーダ10bによってn個のスイッチS1.・・
・Soを開とし、入力パルス信号の周波数が増加するに
つれて段階的にスイッチSl、・・・Soを閉としてい
く。なお、スイッチS、を閉にするタイミングはデコー
ダ10bによって自由に設定できる。そして、コンデン
サCの充電電圧を出力平滑化回路10の出力とする。こ
のようにすることにより、入力パルス信号の周波数が低
いときは上記RC回路の時定数を大きくし、周波数が高
いときは時定数を小さくすることが可能となる。これに
より、低周波数のパルス信号が入力されたときのF/V
77回路出力電圧のリップルを可及的に平滑化できると
ともに、高周波数のパルス信号がF/V77回路入力さ
れたときの応答性の低下を可及的に防止することができ
る。
第2図に本発明による出力平滑化回路の第2の実施例を
示す。この実施例の出力平滑化回路は、直列に接続され
たn個の抵抗R1,・・・Rnからなる直列回路及びコ
ンデンサCからなるRC回路と、n個のスイッチS1.
・・・Snと、n個のコンパレータCMP1.−CMP
nと、n個の抵抗r 1+・・・r と、電源20aと
を備えている。
示す。この実施例の出力平滑化回路は、直列に接続され
たn個の抵抗R1,・・・Rnからなる直列回路及びコ
ンデンサCからなるRC回路と、n個のスイッチS1.
・・・Snと、n個のコンパレータCMP1.−CMP
nと、n個の抵抗r 1+・・・r と、電源20aと
を備えている。
スイッチS、は抵抗R0に並列に接続されてい1す
る。n個の抵抗rt+ ・・・rnは電源20aとアー
スとの間に直列に接続されている。コンパレータCMP
、 (I−1,=・n)は、i個の抵抗r。
スとの間に直列に接続されている。コンパレータCMP
、 (I−1,=・n)は、i個の抵抗r。
j
(j−1,・・・i)による降下電圧とF/V77回路
出力電圧とを比較し、F/V77回路出力電圧が高いと
きにスイッチSlを閉にする。そしてコンデンサCの充
電電圧を出力平滑化回路20の出力とする。このように
構成することによってもF/V77回路出力に応じてR
C回路の時定数を選定することが可能となり、第1の実
施例と同様の効果を得ることができる。なお、スイッチ
S、を閉にするタンミングはコンパレータCMP、によ
って自由に設定できる。
出力電圧とを比較し、F/V77回路出力電圧が高いと
きにスイッチSlを閉にする。そしてコンデンサCの充
電電圧を出力平滑化回路20の出力とする。このように
構成することによってもF/V77回路出力に応じてR
C回路の時定数を選定することが可能となり、第1の実
施例と同様の効果を得ることができる。なお、スイッチ
S、を閉にするタンミングはコンパレータCMP、によ
って自由に設定できる。
本発明によれば、F/V回路の出力に応じてRC回路の
時定数を選定することが可能となり、これにより低周波
数のパルス信号が入力されたときのF/V回路の出力電
圧のリップルを可及的に平滑化できるとともに、高周波
数のパルス信号がF/V回路に入力されたときの応答性
の低下を可及的に防止することができる。
時定数を選定することが可能となり、これにより低周波
数のパルス信号が入力されたときのF/V回路の出力電
圧のリップルを可及的に平滑化できるとともに、高周波
数のパルス信号がF/V回路に入力されたときの応答性
の低下を可及的に防止することができる。
n)・・・スイッチ、C・・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 入力周波数に比例した電圧信号を発生するF/V回路の
出力を平滑化するF/V回路の出力平滑化回路において
、 前記出力平滑化回路は、複数個の抵抗を直列に接続した
直列回路及びコンデンサからなるRC回路と、前記F/
V回路の出力に基づいて前記RC回路の時定数を選定す
る選定手段とを備え、前記コンデンサの充電電圧を出力
とすることを特徴とするF/V回路の出力平滑化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26085389A JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | F/v回路の出力平滑化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26085389A JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | F/v回路の出力平滑化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03123116A true JPH03123116A (ja) | 1991-05-24 |
Family
ID=17353663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26085389A Pending JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | F/v回路の出力平滑化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03123116A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113467564A (zh) * | 2021-07-07 | 2021-10-01 | 思瑞浦微电子科技(苏州)股份有限公司 | 基于lpf的电荷双向补偿电路 |
-
1989
- 1989-10-05 JP JP26085389A patent/JPH03123116A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113467564A (zh) * | 2021-07-07 | 2021-10-01 | 思瑞浦微电子科技(苏州)股份有限公司 | 基于lpf的电荷双向补偿电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6970365B2 (en) | Controlled frequency power factor correction circuit and method | |
US20170085168A1 (en) | Method and System for Reducing Transients in DC-DC Converters | |
US8497729B2 (en) | Method and apparatus for time-differential comparison of an analog signal | |
US4381481A (en) | Control circuit for a stepping motor in battery-operated instruments | |
JPH05111241A (ja) | Dc−dcコンバータ | |
JPH03123116A (ja) | F/v回路の出力平滑化回路 | |
AU2002358783B2 (en) | Electronic ballast and operating method for a gas discharge lamp | |
US6525573B1 (en) | Signal processing architecture | |
US10797715B2 (en) | Filtering method and filter | |
CN113258903A (zh) | 振荡器及其工作方法 | |
JPS5923080B2 (ja) | X↓−線発生器用回路 | |
CN108267645B (zh) | 占空比检测电路 | |
EP1454405B1 (en) | Controlled frequency power factor correction circuit and method | |
US6731103B1 (en) | Peak detector circuit | |
US6731230B1 (en) | Method to smooth transitions in an ADC for current regulation | |
JP2585554B2 (ja) | 電源装置 | |
JPS6029049A (ja) | デイジタル・アナログ変換器 | |
JPH10313233A (ja) | パルス発振回路 | |
JPH08213910A (ja) | ディジタル/アナログ変換器 | |
JPS5937172B2 (ja) | 放電加工電源 | |
JPH07107391A (ja) | Cds回路 | |
JP2822891B2 (ja) | 自動調整フィルタ回路 | |
JPH03273180A (ja) | 電池容量検出装置 | |
JPH06216777A (ja) | 発振検出装置 | |
JP2000299979A (ja) | スイッチング電源用制御回路 |