JPH03123116A - Ｆ／ｖ回路の出力平滑化回路 - Google Patents
Ｆ／ｖ回路の出力平滑化回路Info
- Publication number
- JPH03123116A JPH03123116A JP26085389A JP26085389A JPH03123116A JP H03123116 A JPH03123116 A JP H03123116A JP 26085389 A JP26085389 A JP 26085389A JP 26085389 A JP26085389 A JP 26085389A JP H03123116 A JPH03123116 A JP H03123116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse signal
- capacitor
- output smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000004043 responsiveness Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はＦ／Ｖ回路の出力平滑化回路に関するもので、
特に車載用のアナログメータに使用されるものである。
特に車載用のアナログメータに使用されるものである。
（従来の技術）
第３図及び第４図を参照して従来のＦ／Ｖ回路の出力平
滑化回路を説明する。第３図において、Ｆ／Ｖ回路１は
車載用のアナログメータに用いられ、車の回転速度に比
例したパルス数を発生するパルス発生器（図示せず）か
ら送出されるパルス信号に基づいて、パルス数に応じた
電圧を出力する。出力平滑化回路３０はＦ／Ｖ回路１の
出力を平滑化する。Ｆ／Ｖ回路１及び平滑化回路３０の
動作を第４図に示すタイムチャートを参照して説明する
。Ｆ／Ｖ回路１の入力端子１ａに上記パルス発生器から
送出されるパルス信号が人力されると、このパルス信号
の立上がり（時刻１ｏ）に同期してＦ／Ｖ回路１の端子
１ｂを介してコンデンサ２に一定の電流が流れ、電荷が
コンデンサ２に蓄積されて端子１ｂの電位が上昇する（
第４図（ｂ）参照）。
滑化回路を説明する。第３図において、Ｆ／Ｖ回路１は
車載用のアナログメータに用いられ、車の回転速度に比
例したパルス数を発生するパルス発生器（図示せず）か
ら送出されるパルス信号に基づいて、パルス数に応じた
電圧を出力する。出力平滑化回路３０はＦ／Ｖ回路１の
出力を平滑化する。Ｆ／Ｖ回路１及び平滑化回路３０の
動作を第４図に示すタイムチャートを参照して説明する
。Ｆ／Ｖ回路１の入力端子１ａに上記パルス発生器から
送出されるパルス信号が人力されると、このパルス信号
の立上がり（時刻１ｏ）に同期してＦ／Ｖ回路１の端子
１ｂを介してコンデンサ２に一定の電流が流れ、電荷が
コンデンサ２に蓄積されて端子１ｂの電位が上昇する（
第４図（ｂ）参照）。
そして時刻Ｔ１において端子１ｂの電位が所定値に達す
ると（第４図（ｂ）参照） 、Ｆ／Ｖ回路１の出力端子
ＩＣから抵抗３及びコンデンサ４に一定の電流が流れ、
コンデンサ４に電荷が蓄積されて出力端子ＩＣの電位が
上昇する（第４（Ｃ）参照）。そして、時刻Ｔ２になる
と、端子１ｂからコンデンサ２への電流の供給が停止さ
れ、コンデンサ２の放電により端子１ｂの電位が減少す
る（第４図（ｂ）参照）。この端子１ｂの電位が減少し
て上記所定値になると（時刻Ｔ３）、出力端子１ｃから
抵抗３及びコンデンサ４への電流の供給が停止される。
ると（第４図（ｂ）参照） 、Ｆ／Ｖ回路１の出力端子
ＩＣから抵抗３及びコンデンサ４に一定の電流が流れ、
コンデンサ４に電荷が蓄積されて出力端子ＩＣの電位が
上昇する（第４（Ｃ）参照）。そして、時刻Ｔ２になる
と、端子１ｂからコンデンサ２への電流の供給が停止さ
れ、コンデンサ２の放電により端子１ｂの電位が減少す
る（第４図（ｂ）参照）。この端子１ｂの電位が減少し
て上記所定値になると（時刻Ｔ３）、出力端子１ｃから
抵抗３及びコンデンサ４への電流の供給が停止される。
すると、出力端子ＩＣの電位は、抵抗３及びコンデンサ
４の放電によって低下する（第４図（ｃ）参照）。時刻
Ｔ４になると端子１ｂの電位は最低レベルに達し、この
最低レベルはパルス信号が次に立上がる時刻Ｔ５迄続く
。そして時刻Ｔ５以降は上述のことが繰り返される。
４の放電によって低下する（第４図（ｃ）参照）。時刻
Ｔ４になると端子１ｂの電位は最低レベルに達し、この
最低レベルはパルス信号が次に立上がる時刻Ｔ５迄続く
。そして時刻Ｔ５以降は上述のことが繰り返される。
このように、Ｆ／Ｖ回路１の出力端子ＩＣから出力され
る電圧波形は大きなリップルが生じるか、この電圧波形
の平均値はパルス信号のパルス数、すなわち回転速度又
は周波数に比例したものとなる。そして、この大きなリ
ップルを有する、Ｆ／Ｖ回路１の出力電圧を、抵抗Ｒ及
びコンデンサＣかうなる出力平滑化回路３０によって平
滑化し、この平滑化された電圧を図示していないアナロ
グメータに送出する。
る電圧波形は大きなリップルが生じるか、この電圧波形
の平均値はパルス信号のパルス数、すなわち回転速度又
は周波数に比例したものとなる。そして、この大きなリ
ップルを有する、Ｆ／Ｖ回路１の出力電圧を、抵抗Ｒ及
びコンデンサＣかうなる出力平滑化回路３０によって平
滑化し、この平滑化された電圧を図示していないアナロ
グメータに送出する。
（発明が解決しようとする課題）
このような従来の出力平滑化回路３０においては、抵抗
ＲとコンデンサＣの値が固定されている。
ＲとコンデンサＣの値が固定されている。
このため、低周波数のパルス信号が入力されたときにＦ
／Ｖ回路１から発生する大きなリップルを平滑化するよ
うに抵抗Ｒ及びコンデンサＣの値を設定すると（すなわ
ち、Ｒ及びＣを大きく設定すると）、高周波数のパルス
信号が入力されたときの応答性が悪くなり、逆に応答性
を改善するために抵抗Ｒ及びコンデンサＣの値を小さく
設定すると、低周波数のパルス信号が入力されたときの
、Ｆ／Ｖ回路１の出力電圧のリップルが大きくなるとい
う問題があった。
／Ｖ回路１から発生する大きなリップルを平滑化するよ
うに抵抗Ｒ及びコンデンサＣの値を設定すると（すなわ
ち、Ｒ及びＣを大きく設定すると）、高周波数のパルス
信号が入力されたときの応答性が悪くなり、逆に応答性
を改善するために抵抗Ｒ及びコンデンサＣの値を小さく
設定すると、低周波数のパルス信号が入力されたときの
、Ｆ／Ｖ回路１の出力電圧のリップルが大きくなるとい
う問題があった。
本発明は上記事情を考慮してなされたものであって、低
周波数のパルス信号がＦ／Ｖ回路に入力されたときのＦ
／Ｖ回路の出力電圧のリップルを可及的に平滑化すると
ともに、高周波数のパルス信号が入力されたときの応答
性の低下を可及的に防止することのできるＦ／Ｖ回路の
出力平滑化回路を提供することを目的とする。
周波数のパルス信号がＦ／Ｖ回路に入力されたときのＦ
／Ｖ回路の出力電圧のリップルを可及的に平滑化すると
ともに、高周波数のパルス信号が入力されたときの応答
性の低下を可及的に防止することのできるＦ／Ｖ回路の
出力平滑化回路を提供することを目的とする。
（課題を解決するための手段）
本発明は、入力周波数に比例した電圧信号を発生するＦ
／Ｖ回路の出力を平滑化するＦ／Ｖ回路の出力平滑化回
路において、出力平滑化回路は、複数個の抵抗を直列に
接続した直列回路及びコンデンサからなるＲＣ回路と、
Ｆ／Ｖ回路の出力に基づいてＲＣ回路の時定数を選定す
る選定手段とを備え、コンデンサの充電電圧を出力とす
ることを特徴とする。
／Ｖ回路の出力を平滑化するＦ／Ｖ回路の出力平滑化回
路において、出力平滑化回路は、複数個の抵抗を直列に
接続した直列回路及びコンデンサからなるＲＣ回路と、
Ｆ／Ｖ回路の出力に基づいてＲＣ回路の時定数を選定す
る選定手段とを備え、コンデンサの充電電圧を出力とす
ることを特徴とする。
（作 用）
このように構成されたＦ／Ｖ回路の出力平滑化回路（以
下、単に出力平滑化回路ともいう）によれば、Ｆ／Ｖ回
路の出力に基づいて選定手段によってＲＣ回路の時定数
が選定される。これにより、低周波数のパルス信号が入
力されたときのＦ／Ｖ回路の出力電圧のリップルを可及
的に平滑化できるとともに、高周波数のパルス信号がＦ
／Ｖ回路に入力されたときの応答性の低下を可及的に防
１４−することができる。
下、単に出力平滑化回路ともいう）によれば、Ｆ／Ｖ回
路の出力に基づいて選定手段によってＲＣ回路の時定数
が選定される。これにより、低周波数のパルス信号が入
力されたときのＦ／Ｖ回路の出力電圧のリップルを可及
的に平滑化できるとともに、高周波数のパルス信号がＦ
／Ｖ回路に入力されたときの応答性の低下を可及的に防
１４−することができる。
（実施例）
第１図に本発明による出力平滑化回路の第１の実施例の
構成を示す。この実施例の出力平滑化回路１０は、直列
に接続されたｎ個の抵抗Ｒ４，・・・Ｒからなる直列回
路及びコンデンサＣからなるＲＣ回路と、ｎ個のスイッ
チＳ１．・・・Ｓｎと、Ａ／Ｄ変換器１０ａと、デコー
ダ１０ｂとを備えている。次に構成と作用を説明する。
構成を示す。この実施例の出力平滑化回路１０は、直列
に接続されたｎ個の抵抗Ｒ４，・・・Ｒからなる直列回
路及びコンデンサＣからなるＲＣ回路と、ｎ個のスイッ
チＳ１．・・・Ｓｎと、Ａ／Ｄ変換器１０ａと、デコー
ダ１０ｂとを備えている。次に構成と作用を説明する。
スイッチ５１（ｉ−１，・・・ｎ）はｉ個の抵抗Ｒ、・
・・Ｒ１からなる直列回路と並列に接続されでいる。ｎ
個の抵抗Ｒ、・・・Ｒ１からなる直列口路を介して送出
されるＦ／Ｖ回路１の出力電圧がＡ／Ｄ変換器１０ａに
よってＡ／Ｄ変換される。
・・Ｒ１からなる直列回路と並列に接続されでいる。ｎ
個の抵抗Ｒ、・・・Ｒ１からなる直列口路を介して送出
されるＦ／Ｖ回路１の出力電圧がＡ／Ｄ変換器１０ａに
よってＡ／Ｄ変換される。
そしてデコーダ１０ｂによってＡ／Ｄ変換器１０ａの出
力がデコーダされ、デコードされた信号に基づいてｎ個
のスイッチＳ１．・・・Ｓｏの開閉が制御される。例え
ば、Ｆ／Ｖ７７回路入力パルス信号の周波数が最低の値
の場合は、ｎ個の抵抗Ｒ、・・・Ｒ１及びＡ／Ｄ変換器
１０ａを介して送出されるＦ／Ｖ７７回路出力に基づい
て、デコーダ１０ｂによってｎ個のスイッチＳ１．・・
・Ｓｏを開とし、入力パルス信号の周波数が増加するに
つれて段階的にスイッチＳｌ、・・・Ｓｏを閉としてい
く。なお、スイッチＳ、を閉にするタイミングはデコー
ダ１０ｂによって自由に設定できる。そして、コンデン
サＣの充電電圧を出力平滑化回路１０の出力とする。こ
のようにすることにより、入力パルス信号の周波数が低
いときは上記ＲＣ回路の時定数を大きくし、周波数が高
いときは時定数を小さくすることが可能となる。これに
より、低周波数のパルス信号が入力されたときのＦ／Ｖ
７７回路出力電圧のリップルを可及的に平滑化できると
ともに、高周波数のパルス信号がＦ／Ｖ７７回路入力さ
れたときの応答性の低下を可及的に防止することができ
る。
力がデコーダされ、デコードされた信号に基づいてｎ個
のスイッチＳ１．・・・Ｓｏの開閉が制御される。例え
ば、Ｆ／Ｖ７７回路入力パルス信号の周波数が最低の値
の場合は、ｎ個の抵抗Ｒ、・・・Ｒ１及びＡ／Ｄ変換器
１０ａを介して送出されるＦ／Ｖ７７回路出力に基づい
て、デコーダ１０ｂによってｎ個のスイッチＳ１．・・
・Ｓｏを開とし、入力パルス信号の周波数が増加するに
つれて段階的にスイッチＳｌ、・・・Ｓｏを閉としてい
く。なお、スイッチＳ、を閉にするタイミングはデコー
ダ１０ｂによって自由に設定できる。そして、コンデン
サＣの充電電圧を出力平滑化回路１０の出力とする。こ
のようにすることにより、入力パルス信号の周波数が低
いときは上記ＲＣ回路の時定数を大きくし、周波数が高
いときは時定数を小さくすることが可能となる。これに
より、低周波数のパルス信号が入力されたときのＦ／Ｖ
７７回路出力電圧のリップルを可及的に平滑化できると
ともに、高周波数のパルス信号がＦ／Ｖ７７回路入力さ
れたときの応答性の低下を可及的に防止することができ
る。
第２図に本発明による出力平滑化回路の第２の実施例を
示す。この実施例の出力平滑化回路は、直列に接続され
たｎ個の抵抗Ｒ１，・・・Ｒｎからなる直列回路及びコ
ンデンサＣからなるＲＣ回路と、ｎ個のスイッチＳ１．
・・・Ｓｎと、ｎ個のコンパレータＣＭＰ１．−ＣＭＰ
ｎと、ｎ個の抵抗ｒ １＋・・・ｒ と、電源２０ａと
を備えている。
示す。この実施例の出力平滑化回路は、直列に接続され
たｎ個の抵抗Ｒ１，・・・Ｒｎからなる直列回路及びコ
ンデンサＣからなるＲＣ回路と、ｎ個のスイッチＳ１．
・・・Ｓｎと、ｎ個のコンパレータＣＭＰ１．−ＣＭＰ
ｎと、ｎ個の抵抗ｒ １＋・・・ｒ と、電源２０ａと
を備えている。
スイッチＳ、は抵抗Ｒ０に並列に接続されてい１す
る。ｎ個の抵抗ｒｔ＋ ・・・ｒｎは電源２０ａとアー
スとの間に直列に接続されている。コンパレータＣＭＰ
、 （Ｉ−１，＝・ｎ）は、ｉ個の抵抗ｒ。
スとの間に直列に接続されている。コンパレータＣＭＰ
、 （Ｉ−１，＝・ｎ）は、ｉ個の抵抗ｒ。
ｊ
（ｊ−１，・・・ｉ）による降下電圧とＦ／Ｖ７７回路
出力電圧とを比較し、Ｆ／Ｖ７７回路出力電圧が高いと
きにスイッチＳｌを閉にする。そしてコンデンサＣの充
電電圧を出力平滑化回路２０の出力とする。このように
構成することによってもＦ／Ｖ７７回路出力に応じてＲ
Ｃ回路の時定数を選定することが可能となり、第１の実
施例と同様の効果を得ることができる。なお、スイッチ
Ｓ、を閉にするタンミングはコンパレータＣＭＰ、によ
って自由に設定できる。
出力電圧とを比較し、Ｆ／Ｖ７７回路出力電圧が高いと
きにスイッチＳｌを閉にする。そしてコンデンサＣの充
電電圧を出力平滑化回路２０の出力とする。このように
構成することによってもＦ／Ｖ７７回路出力に応じてＲ
Ｃ回路の時定数を選定することが可能となり、第１の実
施例と同様の効果を得ることができる。なお、スイッチ
Ｓ、を閉にするタンミングはコンパレータＣＭＰ、によ
って自由に設定できる。
本発明によれば、Ｆ／Ｖ回路の出力に応じてＲＣ回路の
時定数を選定することが可能となり、これにより低周波
数のパルス信号が入力されたときのＦ／Ｖ回路の出力電
圧のリップルを可及的に平滑化できるとともに、高周波
数のパルス信号がＦ／Ｖ回路に入力されたときの応答性
の低下を可及的に防止することができる。
時定数を選定することが可能となり、これにより低周波
数のパルス信号が入力されたときのＦ／Ｖ回路の出力電
圧のリップルを可及的に平滑化できるとともに、高周波
数のパルス信号がＦ／Ｖ回路に入力されたときの応答性
の低下を可及的に防止することができる。
ｎ）・・・スイッチ、Ｃ・・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 入力周波数に比例した電圧信号を発生するＦ／Ｖ回路の
出力を平滑化するＦ／Ｖ回路の出力平滑化回路において
、 前記出力平滑化回路は、複数個の抵抗を直列に接続した
直列回路及びコンデンサからなるＲＣ回路と、前記Ｆ／
Ｖ回路の出力に基づいて前記ＲＣ回路の時定数を選定す
る選定手段とを備え、前記コンデンサの充電電圧を出力
とすることを特徴とするＦ／Ｖ回路の出力平滑化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085389A JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | Ｆ／ｖ回路の出力平滑化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085389A JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | Ｆ／ｖ回路の出力平滑化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123116A true JPH03123116A (ja) | 1991-05-24 |
Family
ID=17353663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26085389A Pending JPH03123116A (ja) | 1989-10-05 | 1989-10-05 | Ｆ／ｖ回路の出力平滑化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113467564A (zh) * | 2021-07-07 | 2021-10-01 | 思瑞浦微电子科技（苏州）股份有限公司 | 基于lpf的电荷双向补偿电路 |
-
1989
- 1989-10-05 JP JP26085389A patent/JPH03123116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113467564A (zh) * | 2021-07-07 | 2021-10-01 | 思瑞浦微电子科技（苏州）股份有限公司 | 基于lpf的电荷双向补偿电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970365B2 (en) | Controlled frequency power factor correction circuit and method | |
| US20170085168A1 (en) | Method and System for Reducing Transients in DC-DC Converters | |
| US20130057316A1 (en) | Method and apparatus for time-differential comparison of an analog signal | |
| US4381481A (en) | Control circuit for a stepping motor in battery-operated instruments | |
| JPH03123116A (ja) | Ｆ／ｖ回路の出力平滑化回路 | |
| AU2002358783B2 (en) | Electronic ballast and operating method for a gas discharge lamp | |
| CN111796150A (zh) | 占空比检测电路及占空比检测方法 | |
| US6525573B1 (en) | Signal processing architecture | |
| US10797715B2 (en) | Filtering method and filter | |
| CN113258903A (zh) | 振荡器及其工作方法 | |
| JPS5923080B2 (ja) | Ｘ↓−線発生器用回路 | |
| CN108267645B (zh) | 占空比检测电路 | |
| EP1454405B1 (en) | Controlled frequency power factor correction circuit and method | |
| US6731230B1 (en) | Method to smooth transitions in an ADC for current regulation | |
| JPH06273476A (ja) | 電圧印加電流測定回路 | |
| JP2585554B2 (ja) | 電源装置 | |
| JPS62143524A (ja) | デジタル／アナログ変換装置 | |
| JPS6029049A (ja) | デイジタル・アナログ変換器 | |
| JPH10313233A (ja) | パルス発振回路 | |
| JPH08213910A (ja) | ディジタル／アナログ変換器 | |
| JPS5937172B2 (ja) | 放電加工電源 | |
| JPH07107391A (ja) | Ｃｄｓ回路 | |
| JPH03273180A (ja) | 電池容量検出装置 | |
| JPH06216777A (ja) | 発振検出装置 | |
| JP2000299979A (ja) | スイッチング電源用制御回路 |