JP2822891B2 - 自動調整フィルタ回路 - Google Patents
自動調整フィルタ回路Info
- Publication number
- JP2822891B2 JP2822891B2 JP6206457A JP20645794A JP2822891B2 JP 2822891 B2 JP2822891 B2 JP 2822891B2 JP 6206457 A JP6206457 A JP 6206457A JP 20645794 A JP20645794 A JP 20645794A JP 2822891 B2 JP2822891 B2 JP 2822891B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- center frequency
- band
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は自動調整フィルタ回路に
関し、特にＴＶ等の電子機器において使用される、フィ
ルタの帯域通過中心周波数が自動的に制御調整される自
動調整フィルタ回路に関する。
関し、特にＴＶ等の電子機器において使用される、フィ
ルタの帯域通過中心周波数が自動的に制御調整される自
動調整フィルタ回路に関する。
【０００２】
【従来の技術】従来の、この種の自動調整フィルタ回路
の一例が、特開平２−３０３２１１号公報の「フィルタ
ー回路」に記載されており、図３に、そのブロック図が
示される。図３に示されるように、本従来例は、抵抗３
１a および３１b を含む抵抗分割回路３１と、可変抵抗
３２a およびコンデンサ３２ｂを含むフィルタ３２と、
可変抵抗３３a およびコンデンサ３３b を含むフィルタ
３３と、検波器３４および３５と、比較器３６と、フィ
ルタ３７とを備えて構成される。
の一例が、特開平２−３０３２１１号公報の「フィルタ
ー回路」に記載されており、図３に、そのブロック図が
示される。図３に示されるように、本従来例は、抵抗３
１a および３１b を含む抵抗分割回路３１と、可変抵抗
３２a およびコンデンサ３２ｂを含むフィルタ３２と、
可変抵抗３３a およびコンデンサ３３b を含むフィルタ
３３と、検波器３４および３５と、比較器３６と、フィ
ルタ３７とを備えて構成される。
【０００３】図３において、基準信号入力端子３８より
入力される基準信号３０１は、抵抗分割回路３１および
フィルタ３２に入力される。抵抗分割回路３１において
は、基準信号３０１は抵抗３１a および３１b により電
圧レベルが分割され、所定の電圧値に設定された基準信
号は検波器３４に入力されて検波され、その検波出力は
比較器３６の正側入力端に入力される。他方、フィルタ
３２に入力された基準信号は、可変抵抗３２a およびコ
ンデンサ３２b により構成される当該フィルタ３２を経
由して出力され、検波器３５に入力されて検波され、そ
の検波出力電圧は比較器３６の負側入力端に入力され
る。比較器３６においては、検波器３４より入力される
基準信号の電圧値と、検波器３５より入力される基準信
号の電圧値とが比較され、当該比較結果による差電圧は
フィルタ３７に入力されて平滑される。フィルタ３７に
おいて平滑された差電圧は、制御信号として可変抵抗３
２aおよび３３a に帰還入力され、この帰還入力による
制御作用を介して、当該差電圧のレベル値に対応して可
変抵抗３２a および３３a の抵抗値が制御調整されて、
入力信号３０２に対応するフィルタ３３のカットオフ周
波数が自動的に調整される。これにより、信号入力端子
３９より入力される信号３０２は、所望のカットオフ周
波数に設定されたフィルタ３３を経由して、所定のフィ
ルタ出力信号３０３として出力される。
入力される基準信号３０１は、抵抗分割回路３１および
フィルタ３２に入力される。抵抗分割回路３１において
は、基準信号３０１は抵抗３１a および３１b により電
圧レベルが分割され、所定の電圧値に設定された基準信
号は検波器３４に入力されて検波され、その検波出力は
比較器３６の正側入力端に入力される。他方、フィルタ
３２に入力された基準信号は、可変抵抗３２a およびコ
ンデンサ３２b により構成される当該フィルタ３２を経
由して出力され、検波器３５に入力されて検波され、そ
の検波出力電圧は比較器３６の負側入力端に入力され
る。比較器３６においては、検波器３４より入力される
基準信号の電圧値と、検波器３５より入力される基準信
号の電圧値とが比較され、当該比較結果による差電圧は
フィルタ３７に入力されて平滑される。フィルタ３７に
おいて平滑された差電圧は、制御信号として可変抵抗３
２aおよび３３a に帰還入力され、この帰還入力による
制御作用を介して、当該差電圧のレベル値に対応して可
変抵抗３２a および３３a の抵抗値が制御調整されて、
入力信号３０２に対応するフィルタ３３のカットオフ周
波数が自動的に調整される。これにより、信号入力端子
３９より入力される信号３０２は、所望のカットオフ周
波数に設定されたフィルタ３３を経由して、所定のフィ
ルタ出力信号３０３として出力される。
【０００４】
【発明が解決しようとする課題】上述した従来の自動調
整フィルタ回路においては、当該フィルタ回路に対する
電源のＯＮ／ＯＦＦのたびに、抵抗値を含む回路素子の
調整を必要とするという欠点があり、またフィルタのカ
ットオフ周波数の自動調整のために、常時基準信号を供
給し続けることが必要となり、これにより外来ノイズ成
分が当該基準信号に介入して入力され、フィルタ回路の
誤動作を引起す要因になるという欠点がある。
整フィルタ回路においては、当該フィルタ回路に対する
電源のＯＮ／ＯＦＦのたびに、抵抗値を含む回路素子の
調整を必要とするという欠点があり、またフィルタのカ
ットオフ周波数の自動調整のために、常時基準信号を供
給し続けることが必要となり、これにより外来ノイズ成
分が当該基準信号に介入して入力され、フィルタ回路の
誤動作を引起す要因になるという欠点がある。
【０００５】更に、当該自動調整フィルタ回路をＩＣ化
する場合には、信号入力端子以外に、基準信号入力端子
を余分に必要とするという欠点がある。
する場合には、信号入力端子以外に、基準信号入力端子
を余分に必要とするという欠点がある。
【０００６】本発明の目的は、フィルタの帯域通過中心
周波数の調整を容易にするとともに、一度調整され設定
された帯域通過中心周波数に対応する制御データをＥＥ
ＰＲＯＭ内に格納保持しておくことにより、１回の帯域
通過中心周波数の調整により以後の調整を不要とし、且
つ、当該自動調整フィルタ回路のＩＣ化対策として、単
一端子に対して、基準信号および入力信号の二つ信号に
対する入力機能を兼用させることにより、複数のフィル
タに対する帯域通過中心周波数の自動調整を、１端子の
みにより可能とする自動調整フィルタ回路を提供するこ
とにある。
周波数の調整を容易にするとともに、一度調整され設定
された帯域通過中心周波数に対応する制御データをＥＥ
ＰＲＯＭ内に格納保持しておくことにより、１回の帯域
通過中心周波数の調整により以後の調整を不要とし、且
つ、当該自動調整フィルタ回路のＩＣ化対策として、単
一端子に対して、基準信号および入力信号の二つ信号に
対する入力機能を兼用させることにより、複数のフィル
タに対する帯域通過中心周波数の自動調整を、１端子の
みにより可能とする自動調整フィルタ回路を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明の構成は、所定の
帯域通過中心周波数ｆci（ｉ＝１、２、……ｎ；ｎは１
以上の正整数）に等しい周波数の基準信号Ｓi を順次入
力して、それぞれの基準信号Ｓi を切替えてそれぞれ個
別に出力するスイッチ回路と；前記スイッチ回路よりそ
れぞれ順次個別に対応出力される基準信号Ｓi を入力し
てそれぞれ帯域特性に対応する基準信号を個別に出力す
るｎ個の第ｉのフィルタと、それぞれの電流制御信号を
受けて対応する前記第ｉのフィルタの帯域通過中心周波
数を制御調整するｎ個の第ｉの電流源とを備えるｎ個の
第ｉのフィルタ回路と；前記第ｉのフィルタ回路より出
力される基準信号を個別に入力して、それぞれ当該第ｉ
のフィルタ回路の帯域通過中心周波数を判定し、所定レ
ベルの判定電圧を出力するｎ個の第ｉの帯域通過中心周
波数判定回路と、前記判定電圧を入力して前記第ｉのフ
ィルタの帯域通過中心周波数を制御する電流制御信号を
生成して出力するｎ個の第ｉの電流制御回路とからなる
ｎ個の第ｉの調整回路と；前記第ｉの調整回路よりそれ
ぞれ個別に出力される帯域通過中心周波数の制御調整時
におけるｎ個の電流制御用のデジタル・データを格納保
持するデ−タ保持回路と；前記スイッチ回路、前記第ｉ
のフィルタ回路および前記第ｉの調整回路に対応する制
御作用を行う制御回路とを備える自動調整フィルタ回路
において、前記第ｉの帯域通過中心周波数判定回路が、
対応する前記第ｉのフィルタより出力される基準信号を
入力して平滑化して出力する整流回路と、当該整流回路
の整流出力電圧を入力して、当該整流出力電圧のピーク
値を保持するピークホ−ルド回路と、前記整流回路の整
流出力電圧と、前記ピークホールド回路より出力される
当該整流出力電圧のピーク値とを比較して、前記第ｉの
フィルタの帯域通過中心周波数を判定して、前記所定レ
ベルの判定電圧を出力する比較器とを備え、前記電流制
御回路が、所定のクロック信号をカウントして出力する
カウンタ回路と、前記カウンタ回路において０から最大
値までのカウント出力する過程において、前記カウンタ
回路より入力されるカウント出力値を電流制御用として
出力するとともに、前記比較器より前記第ｉのフィルタ
の帯域通過中心周波数を判定する前記所定レベルの判定
電圧を受けた時点において、当該カウント回路より入力
されるカウント値をラッチして保持するとともに、当該
カウント値を前記帯域通過中心周波数を制御調整する電
流制御用のデジタル・データとして前記デ−タ保持回路
に転送するラッチ回路と、前記ラッチ回路より出力され
る前記カウント値を入力してＤ／Ａ変換し、電流制御信
号として前記第ｉの電流源に出力するＤ／Ａ変換器とを
備えることを特徴と
帯域通過中心周波数ｆci（ｉ＝１、２、……ｎ；ｎは１
以上の正整数）に等しい周波数の基準信号Ｓi を順次入
力して、それぞれの基準信号Ｓi を切替えてそれぞれ個
別に出力するスイッチ回路と；前記スイッチ回路よりそ
れぞれ順次個別に対応出力される基準信号Ｓi を入力し
てそれぞれ帯域特性に対応する基準信号を個別に出力す
るｎ個の第ｉのフィルタと、それぞれの電流制御信号を
受けて対応する前記第ｉのフィルタの帯域通過中心周波
数を制御調整するｎ個の第ｉの電流源とを備えるｎ個の
第ｉのフィルタ回路と；前記第ｉのフィルタ回路より出
力される基準信号を個別に入力して、それぞれ当該第ｉ
のフィルタ回路の帯域通過中心周波数を判定し、所定レ
ベルの判定電圧を出力するｎ個の第ｉの帯域通過中心周
波数判定回路と、前記判定電圧を入力して前記第ｉのフ
ィルタの帯域通過中心周波数を制御する電流制御信号を
生成して出力するｎ個の第ｉの電流制御回路とからなる
ｎ個の第ｉの調整回路と；前記第ｉの調整回路よりそれ
ぞれ個別に出力される帯域通過中心周波数の制御調整時
におけるｎ個の電流制御用のデジタル・データを格納保
持するデ−タ保持回路と；前記スイッチ回路、前記第ｉ
のフィルタ回路および前記第ｉの調整回路に対応する制
御作用を行う制御回路とを備える自動調整フィルタ回路
において、前記第ｉの帯域通過中心周波数判定回路が、
対応する前記第ｉのフィルタより出力される基準信号を
入力して平滑化して出力する整流回路と、当該整流回路
の整流出力電圧を入力して、当該整流出力電圧のピーク
値を保持するピークホ−ルド回路と、前記整流回路の整
流出力電圧と、前記ピークホールド回路より出力される
当該整流出力電圧のピーク値とを比較して、前記第ｉの
フィルタの帯域通過中心周波数を判定して、前記所定レ
ベルの判定電圧を出力する比較器とを備え、前記電流制
御回路が、所定のクロック信号をカウントして出力する
カウンタ回路と、前記カウンタ回路において０から最大
値までのカウント出力する過程において、前記カウンタ
回路より入力されるカウント出力値を電流制御用として
出力するとともに、前記比較器より前記第ｉのフィルタ
の帯域通過中心周波数を判定する前記所定レベルの判定
電圧を受けた時点において、当該カウント回路より入力
されるカウント値をラッチして保持するとともに、当該
カウント値を前記帯域通過中心周波数を制御調整する電
流制御用のデジタル・データとして前記デ−タ保持回路
に転送するラッチ回路と、前記ラッチ回路より出力され
る前記カウント値を入力してＤ／Ａ変換し、電流制御信
号として前記第ｉの電流源に出力するＤ／Ａ変換器とを
備えることを特徴と
【０００８】
【０００９】
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、基準信号
１０１i （ｉ＝１、２、…………、ｎ）および所定の入
力信号１０２の入力に対して兼用される信号入力端子１
６とシリアルバス１０４に対応して、信号入力端子１６
を介して入力される基準信号１０１i および入力信号１
０２を切替えて出力するスイッチ回路１１と、それぞれ
スイッチ回路１１の出力端に接続される複数（ｎ個）の
フィルタ回路１２1 、１２1 、………………、１２
n と、これらの複数（ｎ個）のフィルタ回路のそれぞれ
に接続され、対応するフィルタ回路のカットオフ周波数
を自動的に調整する複数（ｎ個）の調整回路１３1 、１
３1 、………………、１３n と、シリアルバス１０４を
介して、これらの調整回路に連結される制御回路１４お
よびＥＥＰＲＯＭ１５とを備えて構成される。
である。図１に示されるように、本実施例は、基準信号
１０１i （ｉ＝１、２、…………、ｎ）および所定の入
力信号１０２の入力に対して兼用される信号入力端子１
６とシリアルバス１０４に対応して、信号入力端子１６
を介して入力される基準信号１０１i および入力信号１
０２を切替えて出力するスイッチ回路１１と、それぞれ
スイッチ回路１１の出力端に接続される複数（ｎ個）の
フィルタ回路１２1 、１２1 、………………、１２
n と、これらの複数（ｎ個）のフィルタ回路のそれぞれ
に接続され、対応するフィルタ回路のカットオフ周波数
を自動的に調整する複数（ｎ個）の調整回路１３1 、１
３1 、………………、１３n と、シリアルバス１０４を
介して、これらの調整回路に連結される制御回路１４お
よびＥＥＰＲＯＭ１５とを備えて構成される。
【００１２】図１に示される本実施例は、ｎ個のフィル
タ回路１２1 、１２1 、………………、１２n は、それ
ぞれ対応する調整回路１３1 、１３1 、……………、１
３nにより、異なる遮断周波数に自動調整されるように
構成されており、例えば、フィルタ回路１２1 の遮断周
波数を調整する際には、制御回路１４による制御作用に
より、スイッチ回路１１は、信号入力端子１６がフィル
タ回路１２1 の入力端に接続されるように切替えられ
る。この状態において、信号入力端子１６からは、フィ
ルタ回路１２1 に設定しようとする遮断周波数に等しい
周波数の基準信号１０１1 が入力され、これを受けて、
フィルタ回路１２1 および調整回路１３1による遮断周
波数の自動調整作用が行われて、フィルタ回路１２1 の
遮断周波数が所定値に設定される。また当該遮断周波数
設定時の制御データはＥＥＰＲＯＭ１５に書き込まれて
保持される。同様に、フィルタ回路１２2 の遮断周波数
を調整する際には、制御回路１４による制御作用によ
り、スイッチ回路１１は、信号入力端子１６がフィルタ
回路１２2 の入力端に接続されるように切替えられる。
この状態において、信号入力端子１６からは、フィルタ
回路１２2 に対する遮断周波数に等しい周波数の基準信
号１０１2 が入力され、同様にフィルタ回路１２2 およ
び調整回路１３2 による遮断周波数の自動調整作用によ
り、フィルタ回路１２2 の遮断周波数が所定値に設定さ
れる。また当該遮断周波数調整設定時の制御データはＥ
ＥＰＲＯＭ１５に書き込まれて保持される。云うまでも
なく、その外のフィルタ回路１２i （ｉ＝３〜ｎ）およ
び調整回路１３i （ｉ＝３〜ｎ）についても全く同様で
ある。このようにして、各フィルタ回路１２1 、１
２1 、………………、１２n に対する遮断周波数の自動
調整により、当該遮断周波数設定時の制御データが、Ｅ
ＥＰＲＯＭ１５にそれぞれ格納保持される。
タ回路１２1 、１２1 、………………、１２n は、それ
ぞれ対応する調整回路１３1 、１３1 、……………、１
３nにより、異なる遮断周波数に自動調整されるように
構成されており、例えば、フィルタ回路１２1 の遮断周
波数を調整する際には、制御回路１４による制御作用に
より、スイッチ回路１１は、信号入力端子１６がフィル
タ回路１２1 の入力端に接続されるように切替えられ
る。この状態において、信号入力端子１６からは、フィ
ルタ回路１２1 に設定しようとする遮断周波数に等しい
周波数の基準信号１０１1 が入力され、これを受けて、
フィルタ回路１２1 および調整回路１３1による遮断周
波数の自動調整作用が行われて、フィルタ回路１２1 の
遮断周波数が所定値に設定される。また当該遮断周波数
設定時の制御データはＥＥＰＲＯＭ１５に書き込まれて
保持される。同様に、フィルタ回路１２2 の遮断周波数
を調整する際には、制御回路１４による制御作用によ
り、スイッチ回路１１は、信号入力端子１６がフィルタ
回路１２2 の入力端に接続されるように切替えられる。
この状態において、信号入力端子１６からは、フィルタ
回路１２2 に対する遮断周波数に等しい周波数の基準信
号１０１2 が入力され、同様にフィルタ回路１２2 およ
び調整回路１３2 による遮断周波数の自動調整作用によ
り、フィルタ回路１２2 の遮断周波数が所定値に設定さ
れる。また当該遮断周波数調整設定時の制御データはＥ
ＥＰＲＯＭ１５に書き込まれて保持される。云うまでも
なく、その外のフィルタ回路１２i （ｉ＝３〜ｎ）およ
び調整回路１３i （ｉ＝３〜ｎ）についても全く同様で
ある。このようにして、各フィルタ回路１２1 、１
２1 、………………、１２n に対する遮断周波数の自動
調整により、当該遮断周波数設定時の制御データが、Ｅ
ＥＰＲＯＭ１５にそれぞれ格納保持される。
【００１３】従って、それ以降においては、信号入力端
子１６からの入力信号１０２に対応して、制御回路１４
により、シリアルバス１０４を介してスイッチ回路１１
を切替え、且つ各調整回路内に保持されている当該制御
データを選択することにより、極めて容易に各フィルタ
回路のカットオフ周波数を適宜設定することが可能とな
り、各フィルタ回路からは、それぞれフィルタ出力信号
１０３i （ｉ＝１、２、……………ｎ）が出力される。
子１６からの入力信号１０２に対応して、制御回路１４
により、シリアルバス１０４を介してスイッチ回路１１
を切替え、且つ各調整回路内に保持されている当該制御
データを選択することにより、極めて容易に各フィルタ
回路のカットオフ周波数を適宜設定することが可能とな
り、各フィルタ回路からは、それぞれフィルタ出力信号
１０３i （ｉ＝１、２、……………ｎ）が出力される。
【００１４】図２は、図１におけるフィルタ回路１２1
ならびに調整回路１３1 の、本発明による一実施例を示
すブロック図である。図１の他のフィルタ回路１２2 、
………………、１２n ならびに調整回路１３2 、………
……、１３n も、図２に示されるフィルタ回路１２1 な
らびに調整回路１３1 と同様であり、以下においては、
フィルタ回路１２1 ならびに調整回路１３1 について、
その動作を説明するものとする。
ならびに調整回路１３1 の、本発明による一実施例を示
すブロック図である。図１の他のフィルタ回路１２2 、
………………、１２n ならびに調整回路１３2 、………
……、１３n も、図２に示されるフィルタ回路１２1 な
らびに調整回路１３1 と同様であり、以下においては、
フィルタ回路１２1 ならびに調整回路１３1 について、
その動作を説明するものとする。
【００１５】図２に示されるように、本実施例のフィル
タ回路１２1 は、フィルタ１２1aおよび電流源１２1bに
より構成され、また本実施例の調整回路１３1 は、帯域
通過中心周波数判定回路１３1aおよび電流制御回路１３
1bにより構成されている。そして、更に、帯域通過中心
周波数判定回路１３1aは、整流回路１３1aa 、ピークホ
ールド回路１３1ab および比較器１３1ac により構成さ
れ、電流制御回路１３1bは、カウンタ回路１３1ba 、ラ
ッチ回路１３1bb およびＤ／Ａ変換器１３1bcにより構
成されている。
タ回路１２1 は、フィルタ１２1aおよび電流源１２1bに
より構成され、また本実施例の調整回路１３1 は、帯域
通過中心周波数判定回路１３1aおよび電流制御回路１３
1bにより構成されている。そして、更に、帯域通過中心
周波数判定回路１３1aは、整流回路１３1aa 、ピークホ
ールド回路１３1ab および比較器１３1ac により構成さ
れ、電流制御回路１３1bは、カウンタ回路１３1ba 、ラ
ッチ回路１３1bb およびＤ／Ａ変換器１３1bcにより構
成されている。
【００１６】図２において、まずフィルタ回路１２1 の
帯域通過中心周波数を所望値に設定する際には、所望の
帯域通過中心周波数と同一周波数の基準信号１０１
1 を、信号入力端子１６を介してフィルタ１２1aに入力
するとともに、クロック信号１０５を、電流制御回路１
３1bに含まれるカウンタ回路１３1ba に入力する。カウ
ンタ回路１３1ba においては、当該クロック信号１０５
は００からＭＳＢまでカウントアップされ、そのカウン
ト出力は、ラッチ回路１３1bb を介してＤ／Ａ変換器１
３1bc に入力されてアナログ電圧に変換され、当該アナ
ログ電圧は、フィルタ回路１２1 の帯域通過中心周波数
に対する制御信号として電流源１２1bに入力される。電
流源１２1bにおいては、前記制御信号により制御されて
その電流量が変化し、この電流量変化によりフィルタ１
２1aの帯域通過中心周波数が自動的に制御調整される。
帯域通過中心周波数を所望値に設定する際には、所望の
帯域通過中心周波数と同一周波数の基準信号１０１
1 を、信号入力端子１６を介してフィルタ１２1aに入力
するとともに、クロック信号１０５を、電流制御回路１
３1bに含まれるカウンタ回路１３1ba に入力する。カウ
ンタ回路１３1ba においては、当該クロック信号１０５
は００からＭＳＢまでカウントアップされ、そのカウン
ト出力は、ラッチ回路１３1bb を介してＤ／Ａ変換器１
３1bc に入力されてアナログ電圧に変換され、当該アナ
ログ電圧は、フィルタ回路１２1 の帯域通過中心周波数
に対する制御信号として電流源１２1bに入力される。電
流源１２1bにおいては、前記制御信号により制御されて
その電流量が変化し、この電流量変化によりフィルタ１
２1aの帯域通過中心周波数が自動的に制御調整される。
【００１７】カウンタ回路１３1ba において、クロック
信号１０５が００からＭＳＢまでカウントアップされる
カウント動作過程において、基準信号１０１1 の入力に
対応してフィルタ回路１２1 より出力される基準信号
は、帯域通過中心周波数判定回路１３1aに含まれる整流
回路１３1aa に入力されて整流され、その整流出力電圧
はピークホールド回路１３1ab に入力されて、当該整流
出力電圧とともに変化するピーク電圧として保持される
とともに、比較器１３1ac に入力される。比較器１３
1ac においては、当該カウンタ回路１３1ba におけるカ
ウント動作過程の間において、ピークホールド回路１３
1ab に保持されて出力される整流出力電圧と、整流回路
１３1aa より直接入力される整流出力電圧とが比較され
ており、当初においては、これらの二つの整流出力電圧
は同一レベルで比較器に入力されるために、当該比較器
からは“Ｌ”レベルの電圧が出力されて、ラッチ回路１
３1bbに入力される。そして、カウンタ回路１３1ba に
おけるカウント動作過程の間において、比較器１３1ac
において、ピークホールド回路１３1ab に保持されてい
るピーク電圧の方が、整流回路１３1aa より直接入力さ
れる整流出力電圧よりも高レベルになる時点において、
当該比較器１３1ac からは“Ｈ”レベルの電圧が出力さ
れてラッチ回路１３1bb に入力される。
信号１０５が００からＭＳＢまでカウントアップされる
カウント動作過程において、基準信号１０１1 の入力に
対応してフィルタ回路１２1 より出力される基準信号
は、帯域通過中心周波数判定回路１３1aに含まれる整流
回路１３1aa に入力されて整流され、その整流出力電圧
はピークホールド回路１３1ab に入力されて、当該整流
出力電圧とともに変化するピーク電圧として保持される
とともに、比較器１３1ac に入力される。比較器１３
1ac においては、当該カウンタ回路１３1ba におけるカ
ウント動作過程の間において、ピークホールド回路１３
1ab に保持されて出力される整流出力電圧と、整流回路
１３1aa より直接入力される整流出力電圧とが比較され
ており、当初においては、これらの二つの整流出力電圧
は同一レベルで比較器に入力されるために、当該比較器
からは“Ｌ”レベルの電圧が出力されて、ラッチ回路１
３1bbに入力される。そして、カウンタ回路１３1ba に
おけるカウント動作過程の間において、比較器１３1ac
において、ピークホールド回路１３1ab に保持されてい
るピーク電圧の方が、整流回路１３1aa より直接入力さ
れる整流出力電圧よりも高レベルになる時点において、
当該比較器１３1ac からは“Ｈ”レベルの電圧が出力さ
れてラッチ回路１３1bb に入力される。
【００１８】ラッチ回路１３1bb においては、比較器１
３1ac より“Ｌ”レベルの電圧が入力される状態におい
ては、カウンタ回路１３1ba からのカウント出力値が、
当該ラッチ回路を経由して順次Ｄ／Ａ変換器１３1bc に
入力されており、Ｄ／Ａ変換器１３1bc からは、前記カ
ウント出力値に対応する電流制御信号が出力されて、電
流源１２1bの電流量が制御調整され、これによりフィル
タ１２1aの帯域通過中心周波数が制御される。そして、
比較器１３1ac より“Ｈ”レベルの電圧が入力される時
点においては、カウンタ回路１３1ba からラッチ回路１
３1bb に入力されるカウント出力値は、当該ラッチ回路
１３1bb にラッチされて保持され、その時点におけるカ
ウント出力値がＤ／Ａ変換器１３1bc に入力される。
３1ac より“Ｌ”レベルの電圧が入力される状態におい
ては、カウンタ回路１３1ba からのカウント出力値が、
当該ラッチ回路を経由して順次Ｄ／Ａ変換器１３1bc に
入力されており、Ｄ／Ａ変換器１３1bc からは、前記カ
ウント出力値に対応する電流制御信号が出力されて、電
流源１２1bの電流量が制御調整され、これによりフィル
タ１２1aの帯域通過中心周波数が制御される。そして、
比較器１３1ac より“Ｈ”レベルの電圧が入力される時
点においては、カウンタ回路１３1ba からラッチ回路１
３1bb に入力されるカウント出力値は、当該ラッチ回路
１３1bb にラッチされて保持され、その時点におけるカ
ウント出力値がＤ／Ａ変換器１３1bc に入力される。
【００１９】即ち、フィルタ１２1aに対する所望の帯域
通過中心周波数が、基準信号１０１1 の周波数と一致し
た時点においては、ピークホールド回路１３1ab の出力
電圧が最大値をとる状態となり、比較器１３1ac からは
“Ｈ”レベルの電圧が出力されて、カウンタ回路１３
1ba のカウント出力値はラッチ回路１３1bb にラッチさ
れて保持される。従って、このカウント出力値の入力に
対応してＤ／Ａ変換器１３1bc からは、フィルタ回路１
２1 における所望の帯域通過中心周波数に対応する電流
制御電圧が出力されて電流源１２1b に入力される状態
となり、これにより、自動的に、フィルタ回路１２1 の
帯域通過中心周波数が所望の周波数（基準信号の周波
数）に設定される。そして、フィルタ回路１２1 の帯域
通過中心周波数が所望値に設定された状態においては、
比較器１３1ac より出力される前記“Ｈ”レベルの電圧
は、シリアルバス１０４を介して、図１に示されるＥＥ
ＰＲＯＭ１５に送られて格納保持される。
通過中心周波数が、基準信号１０１1 の周波数と一致し
た時点においては、ピークホールド回路１３1ab の出力
電圧が最大値をとる状態となり、比較器１３1ac からは
“Ｈ”レベルの電圧が出力されて、カウンタ回路１３
1ba のカウント出力値はラッチ回路１３1bb にラッチさ
れて保持される。従って、このカウント出力値の入力に
対応してＤ／Ａ変換器１３1bc からは、フィルタ回路１
２1 における所望の帯域通過中心周波数に対応する電流
制御電圧が出力されて電流源１２1b に入力される状態
となり、これにより、自動的に、フィルタ回路１２1 の
帯域通過中心周波数が所望の周波数（基準信号の周波
数）に設定される。そして、フィルタ回路１２1 の帯域
通過中心周波数が所望値に設定された状態においては、
比較器１３1ac より出力される前記“Ｈ”レベルの電圧
は、シリアルバス１０４を介して、図１に示されるＥＥ
ＰＲＯＭ１５に送られて格納保持される。
【００２０】即ち、図１において、複数のフィルタ回路
１２1 、１２1 、………………、１２n に対して、信号
入力端子１６より、スイッチ回路１１を介して、それぞ
れ対応する帯域通過中心周波数に等しい周波数の基記信
号を入力することにより、これらの各フィルタ回路の帯
域通過中心周波数が逐次自動的に制御調整されて設定さ
れるとともに、当該帯域通過中心周波数を調整された各
フィルタ回路に対する周波数制御調整データがＥＥＰＲ
ＯＭ１５に格納保持されることにより、上記調整後にお
いては、制御回路１４の制御作用によって、スイッチ回
路１１の切替えおよびＥＥＰＲＯＭ１５の周波数制御調
整データの選択のみにより、極めて容易に各フィルタの
帯域通過中心周波数を調整することができる。しかも、
帯域通過中心周波数調整時の基準信号入力端子と、以後
における所定の入力信号に対する入力端子とを、１個の
信号入力端子により兼用することができるという利点が
ある。
１２1 、１２1 、………………、１２n に対して、信号
入力端子１６より、スイッチ回路１１を介して、それぞ
れ対応する帯域通過中心周波数に等しい周波数の基記信
号を入力することにより、これらの各フィルタ回路の帯
域通過中心周波数が逐次自動的に制御調整されて設定さ
れるとともに、当該帯域通過中心周波数を調整された各
フィルタ回路に対する周波数制御調整データがＥＥＰＲ
ＯＭ１５に格納保持されることにより、上記調整後にお
いては、制御回路１４の制御作用によって、スイッチ回
路１１の切替えおよびＥＥＰＲＯＭ１５の周波数制御調
整データの選択のみにより、極めて容易に各フィルタの
帯域通過中心周波数を調整することができる。しかも、
帯域通過中心周波数調整時の基準信号入力端子と、以後
における所定の入力信号に対する入力端子とを、１個の
信号入力端子により兼用することができるという利点が
ある。
【００２１】
【発明の効果】以上説明したように、本発明は、所望の
帯域通過中心周波数に等しい周波数の基準信号を入力し
て、当該帯域通過中心周波数を自動的に調整することの
できるフィルタ回路ならびに調整回路と、当該帯域通過
中心周波数に対する制御調整データを格納保持する手段
とを備えることにより、帯域通過中心周波数の調整を容
易に行うことができるととともに、一度設定された帯域
通過中心周波数に対応する前記制御調整データを保持す
ることにより、１回の帯域通過中心周波数の調整のみに
より以後の調整を不要とすることができるという効果が
ある。
帯域通過中心周波数に等しい周波数の基準信号を入力し
て、当該帯域通過中心周波数を自動的に調整することの
できるフィルタ回路ならびに調整回路と、当該帯域通過
中心周波数に対する制御調整データを格納保持する手段
とを備えることにより、帯域通過中心周波数の調整を容
易に行うことができるととともに、一度設定された帯域
通過中心周波数に対応する前記制御調整データを保持す
ることにより、１回の帯域通過中心周波数の調整のみに
より以後の調整を不要とすることができるという効果が
ある。
【００２２】また、当該自動調整フィルタ回路のＩＣ化
対策として、単一端子に、基準信号および入力信号の二
つの信号に対する入力機能を兼用させることにより、複
数のフィルタに対する遮断周波数の自動調整を、１端子
のみにより行うことが可能となり、端子数を削減するこ
とができるという効果がある。
対策として、単一端子に、基準信号および入力信号の二
つの信号に対する入力機能を兼用させることにより、複
数のフィルタに対する遮断周波数の自動調整を、１端子
のみにより行うことが可能となり、端子数を削減するこ
とができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】前記実施例におけるフィルタ回路ならびに調整
回路の一実施例を示すブロック図である。
回路の一実施例を示すブロック図である。
【図３】従来例を示すブロック図である。
１１ スイッチ回路 １２1 〜１２n フィルタ回路 １２1a、３２、３３、３７ フィルタ １２1b 電流源 １３1 〜１３n 調整回路 １３1a 帯域通過中心周波数判定回路 １３1b 電流制御回路 １３1aa 整流回路 １３1ab ピークホールド回路 １３1ac 、３６ 比較器 １３1ba カウンタ回路 １３1bb ラッチ回路 １３1bc Ｄ／Ａ変換器 １４ 制御回路 １５ ＥＥＰＲＯＭ １６ 信号入力端子 ３１ 抵抗分割回路 ３１a 、３１b 抵抗 ３２a 、３３a 可変抵抗 ３２b 、３３b コンデンサ ３４、３５ 検波器
Claims (1)
- 【請求項１】 所定の帯域通過中心周波数ｆci（ｉ＝
１、２、……ｎ；ｎは１以上の正整数）に等しい周波数
の基準信号Ｓi を順次入力して、それぞれの基準信号Ｓ
i を切替えてそれぞれ個別に出力するスイッチ回路と；
前記スイッチ回路よりそれぞれ順次個別に対応出力され
る基準信号Ｓi を入力してそれぞれ帯域特性に対応する
基準信号を個別に出力するｎ個の第ｉのフィルタと、そ
れぞれの電流制御信号を受けて対応する前記第ｉのフィ
ルタの帯域通過中心周波数を制御調整するｎ個の第ｉの
電流源とを備えるｎ個の第ｉのフィルタ回路と；前記第
ｉのフィルタ回路より出力される基準信号を個別に入力
して、それぞれ当該第ｉのフィルタ回路の帯域通過中心
周波数を判定し、所定レベルの判定電圧を出力するｎ個
の第ｉの帯域通過中心周波数判定回路と、前記判定電圧
を入力して前記第ｉのフィルタの帯域通過中心周波数を
制御する電流制御信号を生成して出力するｎ個の第ｉの
電流制御回路とからなるｎ個の第ｉの調整回路と；前記
第ｉの調整回路よりそれぞれ個別に出力される帯域通過
中心周波数の制御調整時におけるｎ個の電流制御用のデ
ジタル・データを格納保持するデ−タ保持回路と；前記
スイッチ回路、前記第ｉのフィルタ回路および前記第ｉ
の調整回路に対応する制御作用を行う制御回路とを備え
る自動調整フィルタ回路において、 前記 第ｉの帯域通過中心周波数判定回路が、対応する前
記第ｉのフィルタより出力される基準信号を入力して平
滑化して出力する整流回路と、 当該整流回路の整流出力電圧を入力して、当該整流出力
電圧のピーク値を保持するピークホ−ルド回路と、 前記整流回路の整流出力電圧と、前記ピークホールド回
路より出力される当該整流出力電圧のピーク値とを比較
して、前記第ｉのフィルタの帯域通過中心周波数を判定
して、前記所定レベルの判定電圧を出力する比較器とを
備え、 前記電流制御回路が、所定のクロック信号をカウントし
て出力するカウンタ回路と、 前記カウンタ回路において０から最大値までのカウント
出力する過程において、前記カウンタ回路より入力され
るカウント出力値を電流制御用として出力するととも
に、前記比較器より前記第ｉのフィルタの帯域通過中心
周波数を判定する前記所定レベルの判定電圧を受けた時
点において、当該カウント回路より入力されるカウント
値をラッチして保持するとともに、当該カウント値を前
記帯域通過中心周波数を制御調整する電流制御用のデジ
タル・データとして前記デ−タ保持回路に転送するラッ
チ回路と、 前記ラッチ回路より出力される前記カウント値を入力し
てＤ／Ａ変換し、電流制御信号として前記第ｉの電流源
に出力するＤ／Ａ変換器とを備えることを特徴とする自
動調整フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206457A JP2822891B2 (ja) | 1994-08-31 | 1994-08-31 | 自動調整フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206457A JP2822891B2 (ja) | 1994-08-31 | 1994-08-31 | 自動調整フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879007A JPH0879007A (ja) | 1996-03-22 |
| JP2822891B2 true JP2822891B2 (ja) | 1998-11-11 |
Family
ID=16523701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206457A Expired - Lifetime JP2822891B2 (ja) | 1994-08-31 | 1994-08-31 | 自動調整フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822891B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2829123B2 (ja) * | 1990-11-15 | 1998-11-25 | 株式会社東芝 | 自動調整ｉｃフィルタ回路 |
| JP3020685B2 (ja) * | 1991-10-22 | 2000-03-15 | 株式会社東芝 | 集積回路フィルタの調整方法 |
-
1994
- 1994-08-31 JP JP6206457A patent/JP2822891B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0879007A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3070758B2 (ja) | フィルタ時定数制御機能を備えたフィルタ回路 | |
| EP1163720A1 (en) | Method and circuit for automatically tuning filter circuits over process, voltage, and temperature | |
| JPH06338798A (ja) | 低域通過フィルタ装置 | |
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| US7279962B2 (en) | Frequency tuning loop for active RC filters | |
| EP0926829A1 (en) | Output circuit for digital integrated circuit devices | |
| JP2822891B2 (ja) | 自動調整フィルタ回路 | |
| US6525573B1 (en) | Signal processing architecture | |
| US4231018A (en) | Tone signal detector | |
| JPH0883128A (ja) | 自動調整回路 | |
| US4352206A (en) | Comparison arrangement for a digital tuning system | |
| JPS5817734A (ja) | ロランｃ受信機用ノッチフィルタ装置 | |
| KR0174491B1 (ko) | 중심 주파수의 자동 조정이 가능한 필터 | |
| GB2073981A (en) | Frequency comparison arrangement for a digital tuning system | |
| US3388219A (en) | Active filters for electrical signalling systems | |
| JPH04170219A (ja) | デューティ補正回路 | |
| US6731230B1 (en) | Method to smooth transitions in an ADC for current regulation | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH0141233Y2 (ja) | ||
| KR880001797B1 (ko) | 디지탈 볼륨 조절 회로 | |
| JPH02294269A (ja) | 電源装置 | |
| JPS63132510A (ja) | プログラマブルゲインコントロ−ルアンプ | |
| JP2805902B2 (ja) | 警報信号送出機能を有するｄｃ―ｄｃコンバータ | |
| JPS60257612A (ja) | 利得制御可能な集積回路増幅器 | |
| JPH04267490A (ja) | プログラマブルワンショット回路および再トリガ可プログラマブルワンショット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |