JPH07107391A - Ｃｄｓ回路 - Google Patents
Ｃｄｓ回路Info
- Publication number
- JPH07107391A JPH07107391A JP5243166A JP24316693A JPH07107391A JP H07107391 A JPH07107391 A JP H07107391A JP 5243166 A JP5243166 A JP 5243166A JP 24316693 A JP24316693 A JP 24316693A JP H07107391 A JPH07107391 A JP H07107391A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge
- discharge current
- output signal
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 description 17
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 低ノイズのＣＣＤのＣＤＳ回路を得る。
【構成】 本発明は、ＣＣＤの出力信号中のプリチャー
ジレベルをサンプルホールドする充放電電流可変型の第
１Ｓ／Ｈ回路（１）と、前記ＣＣＤの出力信号中の信号
レベルをサンプルホールドする充放電電流可変型の第２
Ｓ／Ｈ回路（２）と、前記第１Ｓ／Ｈ回路の出力信号を
前記第２Ｓ／Ｈ回路のサンプルホールドタイミングと同
一のタイミングでサンプルホールドする充放電電流可変
型の第３Ｓ／Ｈ回路（３）と、前記第２及び第３Ｓ／Ｈ
回路の出力信号を減算する減算回路（４）と、をＩＣに
内蔵し、前記第１乃至第３Ｓ／Ｈ回路の充放電電流調整
用の外付け制御端子（７）（９）を前記ＩＣに設けたこ
とを特徴とする。
ジレベルをサンプルホールドする充放電電流可変型の第
１Ｓ／Ｈ回路（１）と、前記ＣＣＤの出力信号中の信号
レベルをサンプルホールドする充放電電流可変型の第２
Ｓ／Ｈ回路（２）と、前記第１Ｓ／Ｈ回路の出力信号を
前記第２Ｓ／Ｈ回路のサンプルホールドタイミングと同
一のタイミングでサンプルホールドする充放電電流可変
型の第３Ｓ／Ｈ回路（３）と、前記第２及び第３Ｓ／Ｈ
回路の出力信号を減算する減算回路（４）と、をＩＣに
内蔵し、前記第１乃至第３Ｓ／Ｈ回路の充放電電流調整
用の外付け制御端子（７）（９）を前記ＩＣに設けたこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤの出力信号をサ
ンプルホールド（Ｓ／Ｈ）するＣＤＳ（Ｃｏｒｒｅｌａ
ｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路に関す
る。
ンプルホールド（Ｓ／Ｈ）するＣＤＳ（Ｃｏｒｒｅｌａ
ｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路に関す
る。
【０００２】
【従来の技術】ＣＣＤの出力信号（例えば、映像信号）
をサンプルホールドするＣＤＳ回路は、サンプル速度が
非常に高速でかつＣＣＤの画素数によってサンプリング
周期が変化するという条件に対応しなければならない。
又、ＣＣＤの種類が変わっても、サンプルホールドした
出力信号のレベルを一定にしなければならない。即ち、 その関係は、ＣＶ＝ｉＴ…（１） 但し、Ｃはコンデンサの容量、Ｖはコンデンサの出力電
圧、ｉはコンデンサヘの充放電電流、Ｔはサンプリング
周期、と示される。式（１）において、周期Ｔが変化し
ても一定の電圧Ｖを得る為には容量Ｃを変えれば良い。
をサンプルホールドするＣＤＳ回路は、サンプル速度が
非常に高速でかつＣＣＤの画素数によってサンプリング
周期が変化するという条件に対応しなければならない。
又、ＣＣＤの種類が変わっても、サンプルホールドした
出力信号のレベルを一定にしなければならない。即ち、 その関係は、ＣＶ＝ｉＴ…（１） 但し、Ｃはコンデンサの容量、Ｖはコンデンサの出力電
圧、ｉはコンデンサヘの充放電電流、Ｔはサンプリング
周期、と示される。式（１）において、周期Ｔが変化し
ても一定の電圧Ｖを得る為には容量Ｃを変えれば良い。
【０００３】そこで、従来は、ＣＤＳ回路をＩＣ化する
場合、コンデンサをＩＣの外付けとして、ＣＣＤの周期
Ｔに応じて、そのコンデンサの容量値を変化させ、適切
な充放電スピードを得ていた。
場合、コンデンサをＩＣの外付けとして、ＣＣＤの周期
Ｔに応じて、そのコンデンサの容量値を変化させ、適切
な充放電スピードを得ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、コンデ
ンサをＩＣの外付けとすると高レベルで高周波の信号が
ＩＣ内のアルミ配線や、ＩＣ外のピン間、プリント基板
の配線を通過する為、高周波ノイズが発生してしまうと
いう問題があった。
ンサをＩＣの外付けとすると高レベルで高周波の信号が
ＩＣ内のアルミ配線や、ＩＣ外のピン間、プリント基板
の配線を通過する為、高周波ノイズが発生してしまうと
いう問題があった。
【０００５】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、ＣＣＤの出力信号中のプリチャージレ
ベルをサンプルホールドする充放電電流可変型の第１Ｓ
／Ｈ回路と、前記ＣＣＤの出力信号中のデータレベルを
サンプルホールドする充放電電流可変型の第２Ｓ／Ｈ回
路と、前記第１Ｓ／Ｈ回路の出力信号を前記第２Ｓ／Ｈ
回路のサンプルホールドタイミングと同一のタイミング
でサンプルホールドする充放電電流可変型の第３Ｓ／Ｈ
回路と、前記第２及び第３Ｓ／Ｈ回路の出力信号を減算
する減算回路と、をＩＣに内蔵し、前記第１乃至第３Ｓ
／Ｈ回路の充放電電流調整用の外付け制御端子を前記Ｉ
Ｃに設けたことを特徴とする。
成されたもので、ＣＣＤの出力信号中のプリチャージレ
ベルをサンプルホールドする充放電電流可変型の第１Ｓ
／Ｈ回路と、前記ＣＣＤの出力信号中のデータレベルを
サンプルホールドする充放電電流可変型の第２Ｓ／Ｈ回
路と、前記第１Ｓ／Ｈ回路の出力信号を前記第２Ｓ／Ｈ
回路のサンプルホールドタイミングと同一のタイミング
でサンプルホールドする充放電電流可変型の第３Ｓ／Ｈ
回路と、前記第２及び第３Ｓ／Ｈ回路の出力信号を減算
する減算回路と、をＩＣに内蔵し、前記第１乃至第３Ｓ
／Ｈ回路の充放電電流調整用の外付け制御端子を前記Ｉ
Ｃに設けたことを特徴とする。
【０００６】
【作用】本発明に依れば、Ｓ／Ｈ回路のコンデンサをＩ
Ｃに内蔵して一定値にする一方、充放電電流をＩＣの外
部から制御してＣＣＤのサンプリング周期に一致したＳ
／Ｈ回路の充放電スピードを得ている。
Ｃに内蔵して一定値にする一方、充放電電流をＩＣの外
部から制御してＣＣＤのサンプリング周期に一致したＳ
／Ｈ回路の充放電スピードを得ている。
【０００７】
【実施例】図１は、本発明のＣＤＳ回路をＩＣ化したも
のを示す回路図で、（１）はＣＣＤ（図示せず）の出力
信号中のプリチャージレベルをサンプルホールドする充
放電電流可変型の第１Ｓ／Ｈ回路、（２）は前記ＣＣＤ
の出力信号中のデータレベルをサンプルホールドする充
放電電流可変型の第２Ｓ／Ｈ回路、（３）は前記第１Ｓ
／Ｈ回路（１）の出力信号を前記第２Ｓ／Ｈ回路（２）
のサンプルホールドタイミングと同じタイミングでサン
プルホールドする充放電電流可変型の第３Ｓ／Ｈ回路、
（４）は前記第２及び第３Ｓ／Ｈ回路（２）及び（３）
の出力信号を減算する減算回路、（５）はＩＣ（６）に
外付けされ第１及び第３Ｓ／Ｈ回路（１）及び（３）の
サンプリング時の充放電電流を調整する為の第１外付け
端子（７）に接続された第１可変基準電源、（８）はＩ
Ｃ（６）に外付けされ第２Ｓ／Ｈ回路（２）のサンプリ
ング時の充放電電流を調整する為の第２外付け端子
（９）に接続された第２可変基準電源である。
のを示す回路図で、（１）はＣＣＤ（図示せず）の出力
信号中のプリチャージレベルをサンプルホールドする充
放電電流可変型の第１Ｓ／Ｈ回路、（２）は前記ＣＣＤ
の出力信号中のデータレベルをサンプルホールドする充
放電電流可変型の第２Ｓ／Ｈ回路、（３）は前記第１Ｓ
／Ｈ回路（１）の出力信号を前記第２Ｓ／Ｈ回路（２）
のサンプルホールドタイミングと同じタイミングでサン
プルホールドする充放電電流可変型の第３Ｓ／Ｈ回路、
（４）は前記第２及び第３Ｓ／Ｈ回路（２）及び（３）
の出力信号を減算する減算回路、（５）はＩＣ（６）に
外付けされ第１及び第３Ｓ／Ｈ回路（１）及び（３）の
サンプリング時の充放電電流を調整する為の第１外付け
端子（７）に接続された第１可変基準電源、（８）はＩ
Ｃ（６）に外付けされ第２Ｓ／Ｈ回路（２）のサンプリ
ング時の充放電電流を調整する為の第２外付け端子
（９）に接続された第２可変基準電源である。
【０００８】図１の第１乃至第３Ｓ／Ｈ回路（１）乃至
（３）が有するコンデンサ（１０）乃至（１２）は、Ｉ
Ｃ（６）に収容されているので、検出部（１３）乃至
（１５）からコンデンサ（１０）乃至（１２）への信号
経路が非常に短かく出来、高周波ノイズの発生が大幅に
低減できる。入力端子（１６）には図２（ａ）の如き信
号が印加される。又、タイミングジェネレータ（１７）
から図２（ｂ）のパルスが第２Ｓ／Ｈ回路（２）へ、図
２（ｄ）のパルスが第１Ｓ／Ｈ回路（１）へ各々サンプ
リング信号として印加される。その為、第１Ｓ／Ｈ回路
（１）の出力端には図２（ｅ）の信号が、第２Ｓ／Ｈ回
路（２）の出力端には図２（ｃ）の信号が発生する。こ
こで、サンプリングを正しく行なうには、コンデンサ
（１０）乃至（１２）の容量値が一定であるので式
（１）の関係からコンデンサ（１０）乃至（１２）への
充放電電流を可変電流源（１８）乃至（２０）で調整す
る必要がある。サンプリングを正しく行なうとは、異な
るＣＣＤを使用してサンプリング周期が変化したとして
も、例えば図２の時刻ｔ1やｔ2における図２（ｃ）や図
２（ｅ）の信号波形が入力の変化に追従出来なかった
り、オーバーシュートしないで所望の形で得られること
を意味している。
（３）が有するコンデンサ（１０）乃至（１２）は、Ｉ
Ｃ（６）に収容されているので、検出部（１３）乃至
（１５）からコンデンサ（１０）乃至（１２）への信号
経路が非常に短かく出来、高周波ノイズの発生が大幅に
低減できる。入力端子（１６）には図２（ａ）の如き信
号が印加される。又、タイミングジェネレータ（１７）
から図２（ｂ）のパルスが第２Ｓ／Ｈ回路（２）へ、図
２（ｄ）のパルスが第１Ｓ／Ｈ回路（１）へ各々サンプ
リング信号として印加される。その為、第１Ｓ／Ｈ回路
（１）の出力端には図２（ｅ）の信号が、第２Ｓ／Ｈ回
路（２）の出力端には図２（ｃ）の信号が発生する。こ
こで、サンプリングを正しく行なうには、コンデンサ
（１０）乃至（１２）の容量値が一定であるので式
（１）の関係からコンデンサ（１０）乃至（１２）への
充放電電流を可変電流源（１８）乃至（２０）で調整す
る必要がある。サンプリングを正しく行なうとは、異な
るＣＣＤを使用してサンプリング周期が変化したとして
も、例えば図２の時刻ｔ1やｔ2における図２（ｃ）や図
２（ｅ）の信号波形が入力の変化に追従出来なかった
り、オーバーシュートしないで所望の形で得られること
を意味している。
【０００９】第１Ｓ／Ｈ回路（１）の図２（ｅ）の出力
信号は、第３Ｓ／Ｈ回路（３）で、図２（ｂ）のパルス
で更にサンプリングされ図２（ｆ）の如くなる。そし
て、第２及び第３Ｓ／Ｈ回路（２）及び（３）の出力信
号が減算回路（４）で減算され、最終的な出力信号が出
力端子（２１）に得られる。図２（ａ）におけるデータ
レベルは、プリチャージレベルを基準にして検出するよ
うになっている為、減算を行なっている。更に第３Ｓ／
Ｈ回路（３）は、図２（ｅ）のプリチャージレベルを図
２（ｃ）の信号周期に合致させる為に配置されている。
又、第１及び第３Ｓ／Ｈ回路（１）及び（３）は、同じ
信号が印加されているので、同一の第１外付け端子
（７）で同時に調整できる。
信号は、第３Ｓ／Ｈ回路（３）で、図２（ｂ）のパルス
で更にサンプリングされ図２（ｆ）の如くなる。そし
て、第２及び第３Ｓ／Ｈ回路（２）及び（３）の出力信
号が減算回路（４）で減算され、最終的な出力信号が出
力端子（２１）に得られる。図２（ａ）におけるデータ
レベルは、プリチャージレベルを基準にして検出するよ
うになっている為、減算を行なっている。更に第３Ｓ／
Ｈ回路（３）は、図２（ｅ）のプリチャージレベルを図
２（ｃ）の信号周期に合致させる為に配置されている。
又、第１及び第３Ｓ／Ｈ回路（１）及び（３）は、同じ
信号が印加されているので、同一の第１外付け端子
（７）で同時に調整できる。
【００１０】従って、図１の回路に依れば高周波ノイズ
の発生を防止できると共に最適な充放電スピードで入力
信号をサンプリングできる。図３は、図１の各Ｓ／Ｈ回
路の具体回路例を示すもので、端子（２２）にサンプリ
ングされる入力信号が、端子（２３）及び（２４）に逆
位相のサンプリング信号が、端子（２５）に充放電電流
調整用の制御信号が印加される。端子（２３）に「Ｈ」
レベルが、端子（２４）に「Ｌ」レベルの信号が印加さ
れると、可変電流源（２６）の電流Ｉ0がトランジスタ
（２７）及び（２８）のエミッタから流れるようにな
る。入力信号のレベルとコンデンサ（２９）のレベルと
の比較が行なわれ、入力信号レベルの方が大であると、
点Ａから電流Ｉ0がコンデンサ（２９）に流れる。逆
に、入力信号レベルの方が小であるとコンデンサ（２
９）の充電電荷は、トランジスタ（２８）のコレクタ電
流として放電され、入力信号レベルに応じた信号がコン
デンサ（２９）の両端に得られる。その為、この時に流
れる電流Ｉ0を調整すれば、コンデンサ（２９）への充
放電スピードを変化できる。
の発生を防止できると共に最適な充放電スピードで入力
信号をサンプリングできる。図３は、図１の各Ｓ／Ｈ回
路の具体回路例を示すもので、端子（２２）にサンプリ
ングされる入力信号が、端子（２３）及び（２４）に逆
位相のサンプリング信号が、端子（２５）に充放電電流
調整用の制御信号が印加される。端子（２３）に「Ｈ」
レベルが、端子（２４）に「Ｌ」レベルの信号が印加さ
れると、可変電流源（２６）の電流Ｉ0がトランジスタ
（２７）及び（２８）のエミッタから流れるようにな
る。入力信号のレベルとコンデンサ（２９）のレベルと
の比較が行なわれ、入力信号レベルの方が大であると、
点Ａから電流Ｉ0がコンデンサ（２９）に流れる。逆
に、入力信号レベルの方が小であるとコンデンサ（２
９）の充電電荷は、トランジスタ（２８）のコレクタ電
流として放電され、入力信号レベルに応じた信号がコン
デンサ（２９）の両端に得られる。その為、この時に流
れる電流Ｉ0を調整すれば、コンデンサ（２９）への充
放電スピードを変化できる。
【００１１】次に、サンプリング期間が終了したとする
と端子（２３）に「Ｌ」レベル、端子（２４）に「Ｈ」
レベルの信号が印加され、トランジスタ（２７）及び
（２８）がオフするので、コンデンサ（２９）に対する
充放電は停止する。トランジスタ（３０）は、急速に前
記オフ動作を行なう為にある。一方、ホールド期間中
は、トランジスタ（３１）のエミッタの出力端子（３
２）から信号を得ているが、トランジスタ（３１）のベ
ース電流分だけ、ホールドした電荷が失われてしまう。
そこで、トランジスタ（３１）と定電流源（３３）と同
一のトランジスタ（３４）及び定電流源（３５）を配置
し、ベース電流を電流ミラー回路（３６）を介して補償
している。
と端子（２３）に「Ｌ」レベル、端子（２４）に「Ｈ」
レベルの信号が印加され、トランジスタ（２７）及び
（２８）がオフするので、コンデンサ（２９）に対する
充放電は停止する。トランジスタ（３０）は、急速に前
記オフ動作を行なう為にある。一方、ホールド期間中
は、トランジスタ（３１）のエミッタの出力端子（３
２）から信号を得ているが、トランジスタ（３１）のベ
ース電流分だけ、ホールドした電荷が失われてしまう。
そこで、トランジスタ（３１）と定電流源（３３）と同
一のトランジスタ（３４）及び定電流源（３５）を配置
し、ベース電流を電流ミラー回路（３６）を介して補償
している。
【００１２】
【発明の効果】以上述べた如く、本発明に依れば高周波
ノイズの発生が少ないと共にＣＣＤのサンプリング周期
に合った最適な充放電スピードで入力信号をサンプリン
グできるＣＤＳ回路を提供できる。
ノイズの発生が少ないと共にＣＣＤのサンプリング周期
に合った最適な充放電スピードで入力信号をサンプリン
グできるＣＤＳ回路を提供できる。
【図１】本発明のＣＤＳ回路を示す回路図である。
【図２】図１の説明に供する為の波形図である。
【図３】図１のＳ／Ｈ回路の具体回路図である。
（１） 第１Ｓ／Ｈ回路 （２） 第２Ｓ／Ｈ回路 （３） 第３Ｓ／Ｈ回路 （４） 減算回路 （７） 第１外付け端子 （９） 第２外付け端子
Claims (2)
- 【請求項１】 ＣＣＤの出力信号中のプリチャージレベ
ルをサンプルホールドする充放電電流可変型の第１Ｓ／
Ｈ回路と、 前記ＣＣＤの出力信号中のデータレベルをサンプルホー
ルドする充放電電流可変型の第２Ｓ／Ｈ回路と、 前記第１Ｓ／Ｈ回路の出力信号を前記第２Ｓ／Ｈ回路の
サンプルホールドタイミングと同一のタイミングでサン
プルホールドする充放電電流可変型の第３Ｓ／Ｈ回路
と、 前記第２及び第３Ｓ／Ｈ回路の出力信号を減算する減算
回路と、 をＩＣに内蔵し、前記第１乃至第３Ｓ／Ｈ回路の充放電
電流調整用の外付け制御端子を前記ＩＣに設けたことを
特徴とするＣＤＳ回路。 - 【請求項２】 前記第１及び第３Ｓ／Ｈ回路用の第１の
外付け制御端子と、前記第２Ｓ／Ｈ回路用の第２の外付
け制御端子とを有することを特徴とする請求項１記載の
ＣＤＳ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243166A JPH07107391A (ja) | 1993-09-29 | 1993-09-29 | Ｃｄｓ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5243166A JPH07107391A (ja) | 1993-09-29 | 1993-09-29 | Ｃｄｓ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07107391A true JPH07107391A (ja) | 1995-04-21 |
Family
ID=17099796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5243166A Pending JPH07107391A (ja) | 1993-09-29 | 1993-09-29 | Ｃｄｓ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107391A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425744B2 (en) | 1997-10-23 | 2002-07-30 | Kabushiki Kaisha Toshiba | Helical blade type compressor having a helical blade in a stationary cylinder |
| US6589026B2 (en) | 2001-06-25 | 2003-07-08 | Toshiba Carrier Corporation | Fluid machinery having a helical mechanism with through holes for ventilation |
| US6663369B2 (en) | 2000-08-09 | 2003-12-16 | Toshiba Carrier Corporation | Fluid compressor |
-
1993
- 1993-09-29 JP JP5243166A patent/JPH07107391A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425744B2 (en) | 1997-10-23 | 2002-07-30 | Kabushiki Kaisha Toshiba | Helical blade type compressor having a helical blade in a stationary cylinder |
| US6663369B2 (en) | 2000-08-09 | 2003-12-16 | Toshiba Carrier Corporation | Fluid compressor |
| US6589026B2 (en) | 2001-06-25 | 2003-07-08 | Toshiba Carrier Corporation | Fluid machinery having a helical mechanism with through holes for ventilation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US6313681B1 (en) | Variable delay circuit | |
| US6587144B1 (en) | Analog signal processing apparatus for digital camera | |
| KR950014095B1 (ko) | 샘플화된 아날로그 전류 축전용 회로장치 | |
| US5959565A (en) | Switched capacitor | |
| JPH026452B2 (ja) | ||
| JP2768070B2 (ja) | 位相比較器 | |
| JPH0621766A (ja) | 信号処理用回路配置 | |
| JP2944302B2 (ja) | サンプリング回路 | |
| US6094155A (en) | Dual reference voltage buffer and method for updating CDAC bit capacitors | |
| US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| US6965258B2 (en) | Sample-and-hold with no-delay reset | |
| JPH07107391A (ja) | Ｃｄｓ回路 | |
| JPH06232751A (ja) | アナログ・デジタル変換回路 | |
| US5015892A (en) | Asynchronous delay circuit | |
| JP3883492B2 (ja) | セトリング時間を短くできるサンプルホールド回路 | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| JP2651240B2 (ja) | Ａ／ｄ変換器 | |
| JPH02146194A (ja) | サンプルホールド回路 | |
| JP3373742B2 (ja) | Ａｃ／ｄｃ変換装置及び方法 | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JP2551839B2 (ja) | 減衰波形発生装置 | |
| JPH10282240A (ja) | 波形成形回路 | |
| JP2000156821A (ja) | 相関２重サンプリング回路 |