JPS61293024A - Ｄ−ａ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、Ｄ−Ａ変換器に関するものでめり。

更に詳しく云うとデジタル信号を用いてパルス幅変調（
ＰＷＭ）信号を与えその後この信号をろ波してアナログ
波形を発生させる種類のＩＪ−Ａ変換器に関する。

本発明の目的は従来のマイクロプロセッサの現在ある部
品を用いて簡単な方法でＰＷＭ信号を発生させることで
ある。

従って９本発明は。

＄１および第２タイマ、およびそれぞれのデジタル値を
保持する走め前記第１および第２タイマにそれぞれ対応
づけられた第１および第２モジユラスラツｔを含み、タ
イマは所定のカウントにおいてそれぞれの第１および第
２オーバフロー信号を発生させるように配置されてお９
．前記第２オーバフロー信号は前記のそれぞれのラッチ
に保持されているデジタル値に前記第１および第２タイ
マにリセットさせ。

前記オーバフロー信号を受信し、前記第１オーバフロー
信号に応答して′ｓ＆ルベルにおける出力を、前記第２
オーバフロー信号に応答して第２レベルにおける出力を
発生させる双安定手段を含み。

そのようにして発生したパルスはデユーティサイクルが
前記のそれぞれのラッチに保持されている前記のそれぞ
れのデジタル値の比を表わすパルス幅変調信号を形成す
る マイクロプロセッサに用いるためのＤ−Ａ変換器を提供
する。

この変換器は一般にはマイクロプロセッサの一部を形成
し１通常は更にコンデンサなどのフィルタを含んでいて
ＰＷＭ信号をろ波してアナログ波形を発生させる。

モジュラスラッテに保持されているデジタル値はマイク
ロプロセッシングユニットによってセットすると便利で
ある。

タイマもまたそれぞれのデジタル値からカウントダウン
し、それらのカウントが零に達した時にそれらのそれぞ
れのオーバフロー信号を発生するように配置することが
好ましい。

好ましい実施例では、前記双安定手段は前記オーバフロ
ー信号によってトグルされるクリップフロップを含む。

この双安定手段はまたオーバフロー信号を７リツプ７０
ツブへバスできるようにする論理ゲート手段を含んでｈ
てもよい。この論理ゲート手段は２つのアンドゲートを
含むことが好ましく、各ゲートはイネーブル信号を受信
するために接続された一方の入力と、前記タイマオーバ
フロー信号のそれぞれ１つを受信するために接続され友
もう一方の入力とを有し、アンドゲートの出力はフリッ
プフロップをトグルするように接続されている。

発明の概要 マイクロプロセッサに用いるためのＤ−Ａ変換器は。

第１および第２タイマ＜３Ａ、３Ｂ）、およびそれぞれ
のデジタル値を保持するため前記第１および第２タイマ
にそれぞれ対応づけられた第１および第２モジユラスラ
ツプ（２Ａ、２Ｂ）を含み、タイマは所定のカウントに
おいてそれぞれの第１および第２オーバフロー信号（４
Ａ、４Ｂ）を発生させるように配置されており、前記第
２オーバフロー信号（４Ｂ）は前記第１および第２タイ
マ（３Ａ、３Ｂ）を前記のそれぞれのラッテ（２Ａ、２
Ｂ）に保持されているデジタル値にリセットさせ。

前記オーバフロー信号を受信し、前記第１オーバフロー
信号に応答して第ルベルにおいて出力を発生させ前記第
２オーバフロー信号に応答して第２レベルにおいて出力
を発生させる双安定手段（６）を含み、そのようにして
発生したパルスはそのデユーティサイクルが前記のそれ
ぞれのラップに保持されている前記のそれぞれのデジタ
ル値の比を表わすパルス幅変調信号を形成する。

図面の詳細説明 従って第１図に示すように、マイクロプロセッサ９は２
つのモジュラスラッｆ２におよび２Ｂの各々にデジタル
値を与えるのに用いられるマイクロプロセッシングユニ
ット１を含む。各ラッチ２人および２Ｂはそれぞれのタ
イマ３人および３Ｂ。

に接続している。ラッテ２Ａおよび２Ｂはマイクロプロ
セッシングユニット１によって与えられるデジ、タル値
にタイマ３Ａおよび３Ｂをセットするのに用いられる。

各タイマはリセット値からカウントダウンし。

そのカウントが零に達するとそれぞれ４人および４Ｂと
指定されたオーバフロー信号を与える。タイマ３Ｂから
のオーバフロー信号４Ｂは両方のラツｙ−２Ａおよび２
Ｂをしてその時にそれぞれのラッチに記憶されているデ
ジタル値にそれぞれのタイマをリセットさせるのに用い
られる。

オーバフロー信号４人および４Ｂの各々はそれぞれのア
ンドグー）５Ａおよび５Ｂの人力へ送られる。アンドゲ
ートのもう一方の入力は共にマイクロプロセッシングユ
ニット１に接続し、このユニット１はイネーブル信号Ｅ
をゲートへ与える。

次にゲート５Ａおよび５Ｂからの出力はクリップフロッ
プ６０八力ＲおよびＳへ送られ、ツリツブフロップをト
グルしてｑにおいてパルス幅変調出力を発生させるのに
用いられる。次にこの出力は＝ｚンデンサ７の形をした
低域フィルタによってろ波され出力８においてアナログ
波形を与える。

このＤ−Ａ変換器の動作を更に詳しく説明する。

マイクロプロセッシングユニット１によってラッチ２Ｂ
へ送られたデジタル値は所望する波形の周期を表わすの
で、タイマ３Ｂが零にカウントダウンしオーバフロー信
号４Ｂを発生させると、このことは各周期の始まりを定
める。という訳は。

このオーバフロー信号はまた両方のタイマをそれらのそ
れぞれのモジュラスラッテに保持されている値にリセッ
トするからである。ラッチ２人のデジタル値はパルス幅
を表わし、従ってラツ’ｉ２Ｂの値より小さい。従って
、タイマ６人は周期の始めに始まったパルスの終りを定
めるオーバフロー信号４人を発生させる。

従ってパルス幅変調信号を発生させるためには。

オーバフロー信号のうちの一方を用いてフリップフロッ
プ６を高出力にトグルし、もう一方のオーバフロー信号
はフリップフロップ６を低出力にトグルする。従って、
このようにして発生した出力はパルス列であり１次にこ
のパルス列はコンデンサ７によってろ波される。

従って１本発明はマイクロプロセッサ９の現在ある部品
を利用してＰＷＭ信号を発生させる。

この実施例ではパルスを与えるのに７リツプフロツプが
用いられているが、他の種々の双安定デバイスも同様に
十分使用できることは明らかである。

例えば第２図に示すように、下記に更に詳しく説明する
ように２つのＤ形フリップフロップを用いてもよい。こ
の場合にはオーバフロー信号はそれぞれのアンドゲート
５Ａおよび５Ｂへ再び送られるが、この実施例ではイネ
ーブル信号Ｅはタイマ３Ｂからのオーバフロー信号４Ｂ
によってクロックされる第１Ｄ形フリップフロップ１０
へ送られる。このイネーブル信号はまたアンドゲート５
Ｂの第２人力へも送られるが、アンドゲート５Ａはその
第２人力として７リツブ７０ツブ１０からの出力を有す
る。

２つのアンドゲート５人および５Ｂからの出力はオアゲ
ート１１へ送られ、このオアゲート１１の出力は第２Ｄ
形フリップフロップ１２のためのクロックを与える。こ
のフリップフロップ１２ハその出力Ｑにおいてパルス幅
変調信号を与え９次にこの出力Ｑはコンデンサ７の形を
した低域フィルタによってろ波されて出力８においてア
ナログ波形を与える。この実施例では、第２フリップフ
ロップ１２０反転出力σはクリップフロップ１２０Ｄ入
力に接続しているので、クリップフロップ１２がオアゲ
ート１１の出力に工ってクロックされる度毎に、出力Ｑ
は反転式れる。フリップフロップ１２０Ｒおよび８入力
はフリップフロップの値をセットおよびリセットするの
に用いられるので、信号は所望の極性を有する。

イネーブル信号を第１Ｄ形フリップフロップ１０および
アンドゲート５Ｂへ送ることによって、またＤ形りリッ
プ７０ッグ１０をクロックするためにオーバフロー信号
４Ｂを用いることによって。

この回路は、イネーブル信号がオンに切換えられた後に
アンドゲートからオアゲート１１へ送られる最初の信号
はオーバフロー信号４Ｂでおり、イネーブル信号がオフ
に切換えられた後にオアゲートへ送られる最後の信号は
オーバフロー信号４Ａであるよりに配置されていること
が明らかになると思われる。

勿論、クリップフロップ６又は１２の出力からのパルス
幅変調信号を更にろ波する必要なしに例えはＤＣモータ
へ直接送ることができることも理解されるものと思われ
る。

【図面の簡単な説明】

第１図は、マイクロプロセッサ内のＤ−Ａ変換器の一部
のブロック図である。 第２図は、Ｄ−Ａ変換器の一部を形成する論理回路の第
２実施例のブロックでおる。

Claims (1)

1. 【特許請求の範囲】 １、第１、第２タイマ、それぞれ前記第１、第２タイマ
   に組合わされそれぞれのデジタル値を保持する第１、第
   ２モジュラスラッチ、を具え、前記タイマは、所定のカ
   ウント値において第１、第２の各オーバフロー信号を発
   生するように配置され、 前記第２オーバフロー信号は、前記両タイマを前記各ラ
   ッチに保持されるデジタル値にリセットされるようにさ
   せ、 前記第１オーバフロー信号を受けとり、前記第１オーバ
   フロー信号に応答して第１レベルの出力を発生し、前記
   第２オーバフロー信号に応答して第２レベルの出力を発
   生する双安定手段を具え、それにより、そのように発生
   されたパルスは、デュテイサイクルが、前記各ラッチに
   保持される前記各デジタル値の比で表わされるパルス幅
   変調信号を形成することを特徴とするマイクロプロセッ
   サ用Ｄ−Ａ変換器。 ２、前記第１および第２モジュラスラッチ内の前記のそ
   れぞれのデジタル値をセットするマイクロプロセッシン
   グユニットを更に含む特許請求の範囲第１項によるＤ−
   Ａ変換器。 ３、前記タイマは、それぞれのデジタル値からカウント
   ダウンしそれらのカウントが零に達するとそれぞれのオ
   ーバフロー信号を発生させるように配置されている特許
   請求の範囲第１項によるＤ−Ａ変換器。 ４、前記双安定手段はその出力が前記オーバフロー信号
   に応答してトグルされるフリップフロップを含む特許請
   求の範囲第１項および前記第１項および前記第２項のう
   ちの任意の項によるＤ−Ａ変換器。 ５、前記双安定手段はオーバフロー信号をフリップフロ
   ップへ送ることができるようにするために論理ゲート手
   段を更に含む前記第４項によるＤ−Ａ変換器。 ６、前記論理ゲート手段は２つのアンドゲートを含み、
   それらのアンドゲートはその出力がＰＷＭ信号を出力さ
   せるＲ／Ｓフリップフロップを直接にトグルするように
   接続されており、各アンドゲートは１入力をイネーブル
   信号に接続させる前記第５項によるＤ−Ａ変換器。 ７、前記フリップフロップは前記オーバフロー信号によ
   つてクロックされる第１Ｄ形フリップフロップであり、
   フリップフロップの反転出力はその入力に戻されて接続
   されているのでその出力はフリップフロップがクロック
   されてＰＷＭ信号を形成する度毎に反転される特許請求
   の範囲第１項乃至第５項のうちの任意の項によるＤ−Ａ
   変換器。 ８、前記論理ゲート手段は２つのアンドゲートを含み、
   それらのアンドゲートの出力はオアゲートへ送られ、そ
   のオアゲートは前記第１Ｄ形フリップフロップへクロッ
   ク入力を与える前記第７項によるＤ−Ａ変換器。 ９、その入力がイネーブル信号であり前記第２オーバフ
   ロー信号によつてクロックされる第２Ｄ形フリップフロ
   ップを更に含み、この第２Ｄ形フリップフロップの出力
   は第１オーバフロー信号として同じアンドゲートの入力
   へ送られ、イネーブル信号も第２オーバフロー信号とし
   て同じアンドゲートの入力へ送られる前記第８項による
   Ｄ−Ａ変換器。 １０、前記ＰＷＭ信号をろ波してアナログ波形を発生さ
   せる手段を更に含む特許請求の範囲前記各項のうちの任
   意の項によるＤ−Ａ変換器。 １１、前記ろ波手段はコンデンサを含む前記第１０項に
   よるＤ−Ａ変換器。 １２、特許請求の範囲第１項および前記第１０項のうち
   の任意の項によるＤ−Ａ変換器を組み込んだマイクロプ
   ロセッサ。