JPH0955644A - デューティ比可変のパルス信号発生回路 - Google Patents

デューティ比可変のパルス信号発生回路

Info

Publication number
JPH0955644A
JPH0955644A JP7224588A JP22458895A JPH0955644A JP H0955644 A JPH0955644 A JP H0955644A JP 7224588 A JP7224588 A JP 7224588A JP 22458895 A JP22458895 A JP 22458895A JP H0955644 A JPH0955644 A JP H0955644A
Authority
JP
Japan
Prior art keywords
voltage
pulse signal
switch
output
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7224588A
Other languages
English (en)
Other versions
JP3606959B2 (ja
Inventor
Naoyuki Motoki
直幸 本木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP22458895A priority Critical patent/JP3606959B2/ja
Publication of JPH0955644A publication Critical patent/JPH0955644A/ja
Application granted granted Critical
Publication of JP3606959B2 publication Critical patent/JP3606959B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 簡素な回路構成で、デューティ比を簡単に変
えることができるパルス信号発生回路を提供する。 【解決手段】 タイミング回路3に周期的に入力される
パルス信号に同期して、第2のスイッチ13、第1のス
イッチ8の順に、短時間の間、それぞれ閉成状態とされ
るようになっており、第2のスイッチ13の閉成により
第1の緩衝増幅器4から出力される電圧が第2のコンデ
ンサ12に蓄積、保持されるようになっている。一方、
第1のスイッチ8の閉成により第1のコンデンサ7が短
絡された後は、第1の緩衝増幅器4からは、いわゆるの
こぎり波状の電圧信号が出力されるようになっており、
この電圧と第2の緩衝増幅器9から出力される略一定電
圧が第1及び第2の分圧抵抗14,15で分圧された電
圧とが、比較器11で比較される結果、第1の緩衝増幅
器4の出力電圧が零から暫増し、比較器11の非反転入
力端子の基準電圧を越えるまでの時間間隔に等しいパル
ス信号が比較器11から繰り返し出力されるようになっ
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パルス信号の発生
回路に係り、特に、デューティ比可変のパルス信号発生
回路における回路の簡素化を図ったものに関する。
【0002】
【従来の技術】パルス信号発生回路において、いわゆる
デューティ比を変え得るようにした技術としては、例え
ば、PLL(Phase-Locked Loop)回路を用いて発振回路
を構成すると共に、このPLL発振回路の出力信号を分
周器により分周し、所望のデューティ比のパルス信号を
得るようにしたもの等が種々提案されている。
【0003】
【発明が解決しようとする課題】このような回路では、
精度の高いデューティ比の変更を行えるという利点があ
る反面、回路構成が複雑になり、高価な装置となるとい
う問題がある。本発明は、上記実状に鑑みてなされたも
ので、簡素な回路構成で、デューティ比を簡単に変える
ことのできるデューティ比可変のパルス信号発生回路を
提供するものである。
【0004】
【課題を解決するための手段】本発明に係るデューティ
比可変のパルス信号発生回路は、外部から一定間隔で入
力されるパルス信号に同期してのこぎり波状の電圧信号
を繰り返し発生するのこぎり波信号発生手段と、前記の
こぎり波信号発生手段から出力されたのこぎり波状の電
圧信号の略上限近傍を検出、保持すると共に、この保持
された電圧を分圧して出力する検出信号分圧手段と、前
記のこぎり波信号発生手段の出力電圧と、前記検出信号
分圧手段の出力電圧とを比較し、その比較結果に応じた
信号を出力する比較手段と、を具備してなるものであ
る。
【0005】かかる構成において、のこぎり波信号発生
手段に外部からのパルス信号が入力されると、このパル
ス信号の周期と同一の周期でのこぎり波状の電圧信号が
出力され、その電圧信号の略最大値が検出信号分圧手段
により、いわゆるサンプホールドされると共に、所定の
分圧比に分圧され、その分圧電圧が比較手段に入力され
ることとなる。
【0006】比較手段には、検出信号分圧手段の出力電
圧と共に、のこぎり波信号発生手段の出力電圧が入力さ
れるようになっており、この両者の比較が行われるよう
になっている。そして、例えば、のこぎり波信号発生手
段の出力電圧が、検出信号分圧手段の出力電圧以下であ
る間、所定の電圧信号が出力される一方、のこぎり波信
号発生手段の出力電圧が、検出信号分圧手段の出力電圧
を越えると比較手段の出力電圧は零となるようになって
いるものである。
【0007】したがって、検出信号分圧手段における分
圧比を変えることで、比較手段から出力されるパルス信
号の幅を所望の大きさに変えることができるものであ
る。特に、のこぎり波状の電圧信号の略最大値を分圧す
るようにしてあるので、分圧比とデューティ比とを対応
させることができるので、実質的にデューティ比の設定
に相当する分圧比の設定作業が簡素に行えるものであ
る。
【0008】
【発明の実施の形態】以下、本発明に係るデューティ比
可変のパルス信号発生回路の実施の形態について、図1
及び図2を参照しつつ説明する。なお、以下に説明する
部材、配置等は本発明を限定するものではなく、本発明
の趣旨の範囲内で種々改変することができるものであ
る。
【0009】まず、本発明の実施の形態におけるデュー
ティ比可変のパルス信号発生回路は、のこぎり波発生部
1と、サンプルホールド部2とに、大別されてなるもの
である(図1参照)。のこぎり波発生部1は、タイミン
グ回路3と、第1の緩衝増幅器(図1において「Buff
1」と表記)4を中心として構成されたのこぎり波発生
回路5と、を有してなるものである。
【0010】タイミング回路3は、外部から一定周期で
入力されるパルス信号に応じて、後述する第1のスイッ
チ(図1において「S1」と表記)8及び第2のスイッ
チ(図1において「S2」と表記)13の開閉成を行う
ものである。のこぎり波発生回路5は、図示されない電
源とアースとの間に定電流源6と第1のコンデンサ(図
1においては「C1」と表記)7とが直列接続されると
共に、定電流源6と第1のコンデンサ7との接続点が第
1の緩衝増幅器4の入力端子に接続される一方、この定
電流源6と第1のコンデンサ7との接続点とアースとの
間には第1のスイッチ8が接続されて構成されている。
【0011】第1のスイッチ8は、タイミング回路3か
らの信号に応じて開閉成されるようになっているもの
で、具体的には、例えば半導体を用いてなるいわゆる電
子スイッチが好適である。
【0012】サンプルホールド部2は、第2の緩衝増幅
器(図1において「Buff2」と表記)9を中心に構成さ
れてなるサンプルホールド回路10と、比較器(図1に
おいて「Comp」と表記)11とを有してなるものであ
る。サンプルホールド回路10は、第2の緩衝増幅器9
の入力段とアースとの間にホールド用の第2のコンデン
サ(図1において「C2」と表記)12が接続されると
共に、この第2の緩衝増幅器9の入力段と先の第1の緩
衝増幅器4の出力端子との間に第2のスイッチ13が直
列接続されて構成されている。
【0013】第2のスイッチ13は、先の第1のスイッ
チ8同様に、タイミング回路3からの信号に応じて開閉
成されるようになっており(詳細は後述)、この第2の
スイッチ13を介して第1の緩衝増幅器4から出力され
た信号の略最大値が、第2のコンデンサ12に蓄積、保
持されるようになっているものである。
【0014】比較器11の反転入力端子には、先の第1
の緩衝増幅器4の出力端子が接続されており、いわゆる
のこぎり波が入力されるようになっている。一方、比較
器11の非反転入力端子には、先の第2の緩衝増幅器9
の出力電圧が分圧されたものが入力されるようになって
いる。
【0015】すなわち、先の第2の緩衝増幅器9の出力
端子とアース間には、第1及び第2の分圧抵抗(図1に
おいては「R1」、「R2」と表記)14,15が直列に
接続され、互いの接続点(図1において「B点」と表
記)は、比較器11の非反転入力端子に接続されてお
り、この第1及び第2の分圧抵抗14,15で分圧され
た第2の緩衝増幅器9の出力電圧が、比較器11の比較
動作における基準電圧とされるようになっている。
【0016】次に、上記構成における動作について、図
2を参照しつつ説明する。まず、タイミング回路3に外
部から入力される信号は、図2(a)に示されたよう
に、所定の周期を有するパルス信号である。このパルス
信号が入力されると、タイミング回路3においては、そ
の立ち上がりが検出され、この立ち上がりに同期して、
最初に第2のスイッチ13が短時間の間、閉成され再び
開成状態となる。ついで、第1のスイッチ8がタイミン
グ回路3により短時間の間、閉成され再び開成状態とさ
れる。
【0017】図2(e),(f)には、それぞれ第2の
スイッチ13及び第1のスイッチ8の開閉成のタイミン
グが略同時であるように示されているが、実際には上述
のように時間的にずれているものである。また、閉成状
態となる時間も、入力パスル信号のパルス幅等に比して
極短時間であるために、図2(e),(f)のいずれに
おいても、略線状に表記されているが、実際には時間的
幅を有するものとなっている。
【0018】第2のスイッチ13が閉成状態となること
によって、第1の緩衝増幅器4の出力電圧(図1におい
て「A点」と表記された点の電圧)がこの第2のスイッ
チ13を介して第2のコンデンサ12に印加され、保持
されることとなるが、第1及び第2のコンデンサ7,1
2のいずれにも電荷が蓄積されていない状態で、図示さ
れない始動スイッチが投入されて回路に電源電圧が印加
され、回路動作が開始された直後(回路動作開始後、2
番目のパスル信号が入力されるまで)においては、第2
のスイッチ13が閉成状態となった際に、第1の緩衝増
幅器4からは未だ電圧が殆ど出力されていないため、第
2の緩衝増幅器9の出力電圧も略零となり、比較器11
からの出力電圧も零となる(図2(c),(d)参
照)。
【0019】一方、第1のスイッチ8が閉成状態となる
ことで、第1のコンデンサ7が短絡状態とされ、蓄積さ
れている電荷の放電がなされるようになっている。そし
て、第1のスイッチ8が開成状態に復帰すると同時に、
第1のコンデンサ7には、定電流源6からの電流が流入
し、その電位が暫増してゆく結果、第1の緩衝増幅器4
の出力側のA点においては、図2(b)に示されたよう
ないわゆるのこぎり波が出力されることとなる。
【0020】タイミング回路3に再びパルス信号が入力
されて、第2のスイッチ13が所定時間の間、閉成状態
とされると、第1の緩衝増幅器4から上述のようにして
出力されたのこぎり波の略上限の電圧が、サンプリング
され、第2のコンデンサ12に蓄積、保持される。第2
のコンデンサ12は、第2のスイッチ13が閉成状態と
される周期に対して、電荷を十分保持できるものが選択
されており、第2のスイッチ13が閉成状態とされる度
毎にこの第2のコンデンサ12に印加される電圧は、略
同一であるので、第2の緩衝増幅器9により緩衝増幅さ
れ、第1及び第2の分圧抵抗14,15の接続点である
点Bに出力される分圧電圧は、略一定したものとなる
(図2(c)参照)。
【0021】一方、第2のスイッチ13が短時間の間、
閉成状態とされ、再び開成状態に戻ると同時に、今度は
第1のスイッチ8が短時間の間、閉成状態とされ、その
後再び開成状態とされることで、先に述べたように第1
の緩衝増幅器4からは、のこぎり波状の電圧が出力され
ることとなる。
【0022】上述のように第1のスイッチ8の動作に伴
い、第1の緩衝増幅器4の出力電圧が、一旦、零となる
ことにより、比較器11においては、非反転入力端子に
印加されているB点の分圧電圧が反転入力端子の電圧よ
り大となるので、比較器11からは、論理値「High」に
相当する所定の電圧が出力されることとなる(図2
(b),(c),(d)参照)。
【0023】そして、第1の緩衝増幅器4の出力電圧の
暫増に伴い、この出力電圧すなわち比較器11の反転入
力端子への印加電圧が、先のB点の分圧電圧を越えたと
ころで、比較器11からは、論理値「Low」すなわち零
(v)が出力されることとなる(図2(b),(c),
(d)参照)。
【0024】したがって、比較器11からは、第1のス
イッチ8が閉成状態となり、再び開成状態に復帰する時
点から、A点の電圧がB点の電圧を越える時点までの時
間幅を有するパルス信号が、入力パルス信号の周期に同
期して上述のような第1及び第2のスイッチ8,13の
動作が繰り返されることによって、所定の間隔で繰り返
し出力されるようになっている(図2参照)。
【0025】上述したように、比較器11から出力され
るパルス信号のパルス幅は、第1及び第2の分圧抵抗1
4,15による分圧比によって決定されるものであり、
このパルス幅の変更すなわちデューティ比の変更は、2
つの分圧抵抗14,15の抵抗値の比を変えることによ
り、任意に変更可能となるものである。さらに、比較器
11において基準電圧と比較される電圧は、時間経過と
共にその電圧値が上昇するのこぎり波であり、一方の基
準電圧は、こののこぎり波の略上限値を分圧したもので
あるので、分圧比とデューティ比とが対応することとな
り、デューティ比の変更が簡易に行えることとなるもの
である。
【0026】因みに、比較器11から出力されるパルス
幅をさらに大きくしたい場合には、分圧電圧をより大き
く設定すればよく、そのためには、第2の分圧抵抗15
の値を、第1の分圧抵抗14の値に比して、より大とす
ればよい。また、例えば、分圧比(B点の電圧:第2の
緩衝増幅器9の出力電圧)が3:5とすると、デューテ
ィ比(比較器11から出力されるパルス信号のパルス
幅:このパルス信号の1周期の時間)も、3:5とな
る。
【0027】したがって、基準電圧を、第1の緩衝増幅
器4の出力電圧とは、全く無関係の別個の電圧、例え
ば、電源電圧を分圧して得る場合に比して、本発明の実
施の形態においては、上述のように分圧比によりデュー
ティ比を即座に把握できるので、デューティ比の変更が
容易、かつ、簡素となるものである。
【0028】なお、上述した発明の実施の形態において
は、第1及び第2の分圧抵抗14,15は、それぞれい
わゆる固定抵抗を用いるようにしたが、この部分に可変
抵抗器を用いて、その摺動接点から比較器11の非反転
入力端子への印加電圧を取り出すようにしてもよい。
【0029】また、上述した発明の実施の形態において
は、タイミング回路3に入力されるパルス信号の立ち上
がりが検出された後に、第1及び第2のスイッチ8,1
3を動作させるような構成としたが、入力パルス信号の
立ち下がりを検出した後に、動作するようにしてもよ
い。
【0030】上述した発明の実施の形態においては、の
こぎり波信号発生手段は、タイミング回路3とのこぎり
波発生回路5とにより、検出信号分圧手段は、タイミン
グ回路3とサンプルホールド回路10と第1及び第2の
分圧抵抗14,15により、また、比較手段は、比較器
11により、それぞれ実現されている。
【0031】
【発明の効果】以上、述べたように、本発明によれば、
のこりぎ波状の電圧と、こののこぎり波状の電圧の略最
大値を分圧した電圧との比較により、パルス信号を発生
できるように構成することにより、分圧比とデューティ
比とが対応するので、分圧比を変更することでデューテ
ィ比の変更が行えることとなり、デューティ比の変更が
容易、かつ、簡素に行えるものである。また、比較的簡
単な回路により構成されるので、安価でしかも動作の確
実なデューティ比可変のパルス信号発生回路を提供する
ことができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明に係るデューティ比可変のパルス信号発
生回路の一実施の形態における回路構成を示す回路図で
ある。
【図2】図1に示された回路の主要部におけるタイミン
グを示すタイミング図である。
【符号の説明】
1…のこぎり波発生部 2…サンプルホールド部 3…タイミング回路 4…のこぎり波発生回路 7…第1のコンデンサ 8…第1のスイッチ 10…サンプルホールド回路 11…比較器 12…第2のコンデンサ 13…第2のスイッチ 14…第1の分圧抵抗 15…第2の分圧抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 外部から一定間隔で入力されるパルス信
    号に同期してのこぎり波状の電圧信号を繰り返し発生す
    るのこぎり波信号発生手段と、 前記のこぎり波信号発生手段から出力されたのこぎり波
    状の電圧信号の略上限近傍を検出、保持すると共に、こ
    の保持された電圧を分圧して出力する検出信号分圧手段
    と、 前記のこぎり波信号発生手段の出力電圧と、前記検出信
    号分圧手段の出力電圧とを比較し、その比較結果に応じ
    た信号を出力する比較手段と、 を具備してなることを特徴とするデューティ比可変のパ
    ルス信号発生回路。
JP22458895A 1995-08-10 1995-08-10 デューティ比可変のパルス信号発生回路 Expired - Fee Related JP3606959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22458895A JP3606959B2 (ja) 1995-08-10 1995-08-10 デューティ比可変のパルス信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22458895A JP3606959B2 (ja) 1995-08-10 1995-08-10 デューティ比可変のパルス信号発生回路

Publications (2)

Publication Number Publication Date
JPH0955644A true JPH0955644A (ja) 1997-02-25
JP3606959B2 JP3606959B2 (ja) 2005-01-05

Family

ID=16816088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22458895A Expired - Fee Related JP3606959B2 (ja) 1995-08-10 1995-08-10 デューティ比可変のパルス信号発生回路

Country Status (1)

Country Link
JP (1) JP3606959B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011160905A (ja) * 2010-02-08 2011-08-25 Panasonic Corp 炊飯器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011160905A (ja) * 2010-02-08 2011-08-25 Panasonic Corp 炊飯器

Also Published As

Publication number Publication date
JP3606959B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
JP2503598B2 (ja) ピ―ク電圧保持回路
JP3567747B2 (ja) 電圧制御発振器及び周波数−電圧変換器
KR100436193B1 (ko) 높은q대역필터를동조시키기위한방법및장치
JP2004509550A (ja) 周期的な信号を生成するための電気回路
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JPH05111241A (ja) Dc−dcコンバータ
JP5492892B2 (ja) 電子部品に印加された電圧の少なくとも一つの値を測定する装置
JP3163712B2 (ja) インバータ装置
EP0432971A1 (en) Ultra-sonic motor driving circuit
JP3606959B2 (ja) デューティ比可変のパルス信号発生回路
JPH07245555A (ja) 電圧/周波数変換装置
JP3431053B2 (ja) タイミング発生装置
JPH10177044A (ja) ゼロクロス検出回路
JPS6016638B2 (ja) 周波数―電圧変換回路
JPH08265112A (ja) デユーテイ比補正回路
JP2000151370A (ja) パルス制御回路
JP3057734B2 (ja) 遅延掃引回路
KR0182035B1 (ko) 펄스폭에 무관한 주파수 체배 회로
JP2004510987A (ja) Rf電力測定
JP3673037B2 (ja) 波形整形回路
JP2513285B2 (ja) サンプリングパルス発生回路
RU2189046C1 (ru) Устройство для измерения ускорений
JPH0566235A (ja) ピークホールド回路、ピーク検波回路及びピーク位置検出回路
KR890004158B1 (ko) 톤 신호 복조기
JPS5934720A (ja) 電圧制御発振回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees