JP2845363B2 - 内部電圧発生装置 - Google Patents
内部電圧発生装置Info
- Publication number
- JP2845363B2 JP2845363B2 JP9164707A JP16470797A JP2845363B2 JP 2845363 B2 JP2845363 B2 JP 2845363B2 JP 9164707 A JP9164707 A JP 9164707A JP 16470797 A JP16470797 A JP 16470797A JP 2845363 B2 JP2845363 B2 JP 2845363B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- potential
- voltage generator
- signal
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 4
- 230000036632 reaction speed Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の内部電
圧発生装置に関し、特に高電位（Vpp）発生機の動作を
電位検出装置のフィードバック（feedback）ではなくタ
イミングにより制御させた内部電圧発生装置に関する。
圧発生装置に関し、特に高電位（Vpp）発生機の動作を
電位検出装置のフィードバック（feedback）ではなくタ
イミングにより制御させた内部電圧発生装置に関する。
【０００２】
【従来の技術】図１と図２は、ロードキャパシタンスが
付いた従来の内部電圧（第３の電位）発生装置の構成例
を記載したブロック図であり、一定の信号群（信号1、
信号2）により蓄電容量が変化する場合を示したもので
ある。この際、第３の電位（内部電圧）発生装置は二つ
の電圧発生装置を含んでいる。第１の電圧発生装置（１
１，２１）は小さい消費電力で電位検出器によるフィー
ドバック信号を利用して第３の電位の値を一定の誤差以
内の指定された値に維持させる。これに対し、第２の電
圧発生装置（１２，２２）は蓄電容量の変化により第３
の電位に速やかな変化が生じる場合に、この変化を短時
間内に逆転させ第３の電位が指定された値を大幅に外れ
ないようにする役割を果す。従って、第２の電圧発生装
置（１２，２２）は第１の電圧発生装置（１１，２１）
と異なり速やかな反応速度を必要とする。
付いた従来の内部電圧（第３の電位）発生装置の構成例
を記載したブロック図であり、一定の信号群（信号1、
信号2）により蓄電容量が変化する場合を示したもので
ある。この際、第３の電位（内部電圧）発生装置は二つ
の電圧発生装置を含んでいる。第１の電圧発生装置（１
１，２１）は小さい消費電力で電位検出器によるフィー
ドバック信号を利用して第３の電位の値を一定の誤差以
内の指定された値に維持させる。これに対し、第２の電
圧発生装置（１２，２２）は蓄電容量の変化により第３
の電位に速やかな変化が生じる場合に、この変化を短時
間内に逆転させ第３の電位が指定された値を大幅に外れ
ないようにする役割を果す。従って、第２の電圧発生装
置（１２，２２）は第１の電圧発生装置（１１，２１）
と異なり速やかな反応速度を必要とする。
【０００３】図３は、従来技術で用いられる第２の電圧
発生装置３６の内部構造を示したブロック図である。
発生装置３６の内部構造を示したブロック図である。
【０００４】従来技術での第２の電圧発生装置３６は、
第１の電圧発生装置３１のように電位検出器３５による
フィードバック信号に依存して作動するため、第３の電
位の変化が一定の値を超えた時から第２の電圧発生装置
３６が動作する時までの時間遅延があることになり、こ
れにより図４に見られるように第３の電位の振動が発生
するという問題題点があった。
第１の電圧発生装置３１のように電位検出器３５による
フィードバック信号に依存して作動するため、第３の電
位の変化が一定の値を超えた時から第２の電圧発生装置
３６が動作する時までの時間遅延があることになり、こ
れにより図４に見られるように第３の電位の振動が発生
するという問題題点があった。
【０００５】
【発明が解決しようとする課題】従って、本発明では電
位検出器のフィードバックによる遅延を無くすことによ
り、遅延による高電位端の電位振動を低減した内部電圧
発生装置を提供することにその目的がある。
位検出器のフィードバックによる遅延を無くすことによ
り、遅延による高電位端の電位振動を低減した内部電圧
発生装置を提供することにその目的がある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
半導体装置の内部電圧発生装置において、パワーアップ
信号が起動される時、一定の周期のパルスを発生させる
オシレータと、内部電圧発生装置内の電圧発生装置の基
本作動周期を決定するオシレータの出力、及び入力信号
群に従い適切なタイミングを発生させるタイミング発生
手段と、オシレータからのパルス信号が、タイミング発
生手段から発生した一定周期のパルス信号により制御さ
れ電圧発生装置が一定の位相を有して動作するよう制御
する電圧制御手段と、電位を第３の電位まで昇圧させて
出力する電圧出力手段と、を備えることを特徴とする。
半導体装置の内部電圧発生装置において、パワーアップ
信号が起動される時、一定の周期のパルスを発生させる
オシレータと、内部電圧発生装置内の電圧発生装置の基
本作動周期を決定するオシレータの出力、及び入力信号
群に従い適切なタイミングを発生させるタイミング発生
手段と、オシレータからのパルス信号が、タイミング発
生手段から発生した一定周期のパルス信号により制御さ
れ電圧発生装置が一定の位相を有して動作するよう制御
する電圧制御手段と、電位を第３の電位まで昇圧させて
出力する電圧出力手段と、を備えることを特徴とする。
【０００７】また、請求項２記載の発明は、請求項１記
載の内部電圧発生装置において、タイミング発生手段
は、動作タイミングをプログラムするため、接点及び導
体配列の接触状態に従い他のタイミングを発生する論理
回路で構成されたこと、を特徴とする。
載の内部電圧発生装置において、タイミング発生手段
は、動作タイミングをプログラムするため、接点及び導
体配列の接触状態に従い他のタイミングを発生する論理
回路で構成されたこと、を特徴とする。
【０００８】更にまた、請求項３記載の発明は、請求項
１記載の内部電圧発生装置において、タイミング発生手
段は、動作タイミングをプログラムするため、ディレイ
値を替えることができる多段階遅延回路及び論理回路で
構成された半導体装置を用いたこと、を特徴とする。
１記載の内部電圧発生装置において、タイミング発生手
段は、動作タイミングをプログラムするため、ディレイ
値を替えることができる多段階遅延回路及び論理回路で
構成された半導体装置を用いたこと、を特徴とする。
【０００９】この請求項１乃至３記載の発明によれば、
半導体装置の内部電圧発生装置が、パワーアップ信号が
起動される時、一定の周期のパルスを発生させるオシレ
ータを備え、また、内部電圧発生装置内の電圧発生装置
の基本作動周期を決定するオシレータの出力及び入力信
号群に従い適切なタイミングを発生させ、オシレータか
らのパルス信号が、その適切なタイミングにより発生し
た一定周期のパルス信号により制御されて電圧発生装置
が一定の位相を有して動作するようにし、その電位を第
３の電位まで昇圧させて出力することにより、内部電圧
の周期を調節して時間遅延による発生信号の変動幅を低
減することができるようになる。
半導体装置の内部電圧発生装置が、パワーアップ信号が
起動される時、一定の周期のパルスを発生させるオシレ
ータを備え、また、内部電圧発生装置内の電圧発生装置
の基本作動周期を決定するオシレータの出力及び入力信
号群に従い適切なタイミングを発生させ、オシレータか
らのパルス信号が、その適切なタイミングにより発生し
た一定周期のパルス信号により制御されて電圧発生装置
が一定の位相を有して動作するようにし、その電位を第
３の電位まで昇圧させて出力することにより、内部電圧
の周期を調節して時間遅延による発生信号の変動幅を低
減することができるようになる。
【００１０】請求項４記載の発明は、半導体装置の内部
電圧発生装置において、パワーアップ信号が起動される
時、一定の周期のパルスを生成させるオシレータと、内
部電圧発生装置内の電圧発生装置の基本作動周期を決定
するオシレータの出力、及び信号群に従い適切なタイミ
ングを発生させるタイミング発生手段と、オシレータか
らのパルス信号が、タイミング発生手段から発生した一
定周期のパルス信号により制御され電圧発生装置が一定
な位相を有して動作するよう制御する電圧制御手段と、
電位を第３の電位に昇圧させ出力する電圧発生装置と、
タイミング発生手段のカウンティングにより電圧発生装
置の動作が完了したにも拘らず第３の電位がまだ低い
時、タイミング発生手段によりタイミング信号を１パル
ス長程長い周期の信号として出力するよう制御する電位
検出手段と、を備えることを特徴とする。
電圧発生装置において、パワーアップ信号が起動される
時、一定の周期のパルスを生成させるオシレータと、内
部電圧発生装置内の電圧発生装置の基本作動周期を決定
するオシレータの出力、及び信号群に従い適切なタイミ
ングを発生させるタイミング発生手段と、オシレータか
らのパルス信号が、タイミング発生手段から発生した一
定周期のパルス信号により制御され電圧発生装置が一定
な位相を有して動作するよう制御する電圧制御手段と、
電位を第３の電位に昇圧させ出力する電圧発生装置と、
タイミング発生手段のカウンティングにより電圧発生装
置の動作が完了したにも拘らず第３の電位がまだ低い
時、タイミング発生手段によりタイミング信号を１パル
ス長程長い周期の信号として出力するよう制御する電位
検出手段と、を備えることを特徴とする。
【００１１】この請求項４記載の発明によれば、半導体
装置の内部電圧発生装置が、パワーアップ信号が起動さ
れる時、一定の周期のパルスを生成させるオシレータを
備え、また、内部電圧発生装置内の電圧発生装置の基本
作動周期を決定するオシレータの出力及び信号群に従い
適切なタイミングを発生させることにより、オシレータ
からのパルス信号を、その適切なタイミングにより発生
した一定周期のパルス信号により制御して電圧発生装置
が一定な位相を有して動作するようにし、その電位を第
３の電位に昇圧して出力すること、また、電圧発生装置
の動作が完了したにも拘らず第３の電位がまだ低い際
に、タイミング発生手段によりタイミング信号を１パル
ス長程長い周期の信号として出力することにより、より
速やかな反応速度と安定性をもって、内部電圧の周期を
調節して時間遅延による発生信号の変動幅を低減するこ
とができる。
装置の内部電圧発生装置が、パワーアップ信号が起動さ
れる時、一定の周期のパルスを生成させるオシレータを
備え、また、内部電圧発生装置内の電圧発生装置の基本
作動周期を決定するオシレータの出力及び信号群に従い
適切なタイミングを発生させることにより、オシレータ
からのパルス信号を、その適切なタイミングにより発生
した一定周期のパルス信号により制御して電圧発生装置
が一定な位相を有して動作するようにし、その電位を第
３の電位に昇圧して出力すること、また、電圧発生装置
の動作が完了したにも拘らず第３の電位がまだ低い際
に、タイミング発生手段によりタイミング信号を１パル
ス長程長い周期の信号として出力することにより、より
速やかな反応速度と安定性をもって、内部電圧の周期を
調節して時間遅延による発生信号の変動幅を低減するこ
とができる。
【００１２】
【発明の実施の形態】以下、図を参照しつつ本発明の実
施の形態の詳細を説明する。
施の形態の詳細を説明する。
【００１３】［第１の実施の形態］本発明の第一の実施
の形態の詳細を説明する。
の形態の詳細を説明する。
【００１４】図５は、第２の電圧発生装置（Second Vol
tage Pump）の基本作動周期を決定するオシレータ４
２、及び信号群Ｓ１、Ｓ２の出力に従い適切なタイミン
グを発生させるタイミング発生器４６を利用して第２の
電圧発生装置を駆動する回路例を示したブロック図であ
る。
tage Pump）の基本作動周期を決定するオシレータ４
２、及び信号群Ｓ１、Ｓ２の出力に従い適切なタイミン
グを発生させるタイミング発生器４６を利用して第２の
電圧発生装置を駆動する回路例を示したブロック図であ
る。
【００１５】図５記載の構成は、パワーアップ信号が起
動される際、一定の周期のパルスを生成させるオシレー
タ４２と、電圧発生装置の基本作動周期を決定するオシ
レータの出力及び信号群に従い適切なタイミングを発生
させるタイミング発生器４６と、前記オシレータ４２か
らのパルス信号が前記タイミング発生器４６から発生し
た一定期間の間のパルス信号により制御され、電圧発生
装置４５が一定の位相を有して動作するよう制御する電
圧段駆動装置４４と、電圧を第３の電位に昇圧させ出力
する電圧発生装置４５とを備える。
動される際、一定の周期のパルスを生成させるオシレー
タ４２と、電圧発生装置の基本作動周期を決定するオシ
レータの出力及び信号群に従い適切なタイミングを発生
させるタイミング発生器４６と、前記オシレータ４２か
らのパルス信号が前記タイミング発生器４６から発生し
た一定期間の間のパルス信号により制御され、電圧発生
装置４５が一定の位相を有して動作するよう制御する電
圧段駆動装置４４と、電圧を第３の電位に昇圧させ出力
する電圧発生装置４５とを備える。
【００１６】図６は、本発明の核心部分であるタイミン
グ発生器４６の構成例を記載したブロック図である。
グ発生器４６の構成例を記載したブロック図である。
【００１７】この例では、第２の電圧発生装置のオシレ
ータ出力（OSC）をパルス計数器により計数し、一定の
パルス数の長さを持つタイミング信号（Ｅ）を発生させ
る方法を示すものである。ここで、カウンタ出力Ｑ
［０.....Ｎ−１］及び〜Ｑ［０.....Ｎ−１］は、それ
ぞれのリセット信号の終了後にパルスの個数を２進符号
及びその１の符号で出力したものである。信号Ｓが第１
の電位レベルにある際、タイミング発生器の出力信号Ｅ
は第２の電位に留まっており、カウンタ５１にはリセッ
ト信号が入力され動作しない。信号Ｓが第２の電位に変
化する時、カウンタ５１へのリセット信号が終りＥの電
位は第１の電位に変化する。OSC端に入力されるパルス
の個数に従いカウンタ５１は２進数出力を変化させる。
マルチプレクサ入力ANDゲートを利用したデコーダ５３
は、このカウンタ出力信号をデコーディングマトリクス
（図８記載）により定められた数のパルスが計数された
時に、第１の電位を出力する。パルスの数はデコーディ
ングマトリクスの第２の導体層を利用してプログラムす
ることができる。デコーダ５３の出力が第１の電位にな
ればカウンタ５１にリセット信号が入力され、Ｅの電位
は第２の電位に変化する。図５でＥの出力信号とOSCを
組み合わせ定められた数のパルスを電圧段駆動装置４４
に入力する。
ータ出力（OSC）をパルス計数器により計数し、一定の
パルス数の長さを持つタイミング信号（Ｅ）を発生させ
る方法を示すものである。ここで、カウンタ出力Ｑ
［０.....Ｎ−１］及び〜Ｑ［０.....Ｎ−１］は、それ
ぞれのリセット信号の終了後にパルスの個数を２進符号
及びその１の符号で出力したものである。信号Ｓが第１
の電位レベルにある際、タイミング発生器の出力信号Ｅ
は第２の電位に留まっており、カウンタ５１にはリセッ
ト信号が入力され動作しない。信号Ｓが第２の電位に変
化する時、カウンタ５１へのリセット信号が終りＥの電
位は第１の電位に変化する。OSC端に入力されるパルス
の個数に従いカウンタ５１は２進数出力を変化させる。
マルチプレクサ入力ANDゲートを利用したデコーダ５３
は、このカウンタ出力信号をデコーディングマトリクス
（図８記載）により定められた数のパルスが計数された
時に、第１の電位を出力する。パルスの数はデコーディ
ングマトリクスの第２の導体層を利用してプログラムす
ることができる。デコーダ５３の出力が第１の電位にな
ればカウンタ５１にリセット信号が入力され、Ｅの電位
は第２の電位に変化する。図５でＥの出力信号とOSCを
組み合わせ定められた数のパルスを電圧段駆動装置４４
に入力する。
【００１８】図７は、多数のデコーダを利用して信号群
Ｓ１、Ｓ２に従い多様なタイミングを発生させることが
できるタイミング発生器４６を示した図である。
Ｓ１、Ｓ２に従い多様なタイミングを発生させることが
できるタイミング発生器４６を示した図である。
【００１９】ここで、論理制御回路はデコーダ配列
［１....M］中一つをＳ［１....Ｎ］及びEの組み合せに
従い選択する回路を含む。
［１....M］中一つをＳ［１....Ｎ］及びEの組み合せに
従い選択する回路を含む。
【００２０】図９（ａ）は、カウンタを利用したタイミ
ング発生器４６の応用例であり、二つのデコーダを利用
してS1、S2の組み合せに従い図９の（ｂ）のようなタイ
ミングを発生させるための回路の構成ダイアグラムであ
る。（ここで、S1は第３の電位端の蓄電容量変化量によ
り必要なパルス個数を選択する信号で、S2は電圧発生装
置のトリガ（tirgger）信号を用いた。） 図１０の（ａ）は、さらに他の応用例であり、Ｅの出力
にディレイを与えるため別途のデコーダ（デコーダ3、
デコーダ4）とＴ−フリップフロップ回路を追加したも
のである。
ング発生器４６の応用例であり、二つのデコーダを利用
してS1、S2の組み合せに従い図９の（ｂ）のようなタイ
ミングを発生させるための回路の構成ダイアグラムであ
る。（ここで、S1は第３の電位端の蓄電容量変化量によ
り必要なパルス個数を選択する信号で、S2は電圧発生装
置のトリガ（tirgger）信号を用いた。） 図１０の（ａ）は、さらに他の応用例であり、Ｅの出力
にディレイを与えるため別途のデコーダ（デコーダ3、
デコーダ4）とＴ−フリップフロップ回路を追加したも
のである。
【００２１】図１１は、タイミングの選択のためのデコ
ーダ（図１０ａ記載）及びデコーディングマトリクスの
代りにEEPROM（図１１記載のtiny ROM 94）とコンパレ
ータを用いた例であり、電気的な方法でタイミングをプ
ログラムすることができる。
ーダ（図１０ａ記載）及びデコーディングマトリクスの
代りにEEPROM（図１１記載のtiny ROM 94）とコンパレ
ータを用いた例であり、電気的な方法でタイミングをプ
ログラムすることができる。
【００２２】図１２は、タイミング調節のために、ビッ
トカウンタ９１に代わってバイパスヒューズでディレイ
値を変化させることができる直列接続されたバイナリ遅
延回路を記載したブロック図である。
トカウンタ９１に代わってバイパスヒューズでディレイ
値を変化させることができる直列接続されたバイナリ遅
延回路を記載したブロック図である。
【００２３】このバイナリ遅延回路において、各遅延回
路のバイパスヒューズを絶縁（open）又は短絡（shor
t）させることにより出力タイミングを調節することが
できる。
路のバイパスヒューズを絶縁（open）又は短絡（shor
t）させることにより出力タイミングを調節することが
できる。
【００２４】図１３は、図１２のヒューズの代りにパス
ゲートを用いて遅延回路の全体の遅延量を調節する場合
を記載した図である。
ゲートを用いて遅延回路の全体の遅延量を調節する場合
を記載した図である。
【００２５】以上のように、半導体装置の内部電圧発生
装置が、パワーアップ信号が起動される時、一定の周期
のパルスを発生させるオシレータを備え、また、内部電
圧発生装置内の電圧発生装置の基本作動周期を決定する
オシレータの出力及び入力信号群に従い適切なタイミン
グを発生させ、オシレータからのパルス信号が、その適
切なタイミングにより発生した一定周期のパルス信号に
より制御されて電圧発生装置が一定の位相を有して動作
するようにして、その電位を第３の電位まで昇圧させて
出力することにより、内部電圧の周期を調節して時間遅
延による発生信号の変動幅を低減することができるよう
になる。
装置が、パワーアップ信号が起動される時、一定の周期
のパルスを発生させるオシレータを備え、また、内部電
圧発生装置内の電圧発生装置の基本作動周期を決定する
オシレータの出力及び入力信号群に従い適切なタイミン
グを発生させ、オシレータからのパルス信号が、その適
切なタイミングにより発生した一定周期のパルス信号に
より制御されて電圧発生装置が一定の位相を有して動作
するようにして、その電位を第３の電位まで昇圧させて
出力することにより、内部電圧の周期を調節して時間遅
延による発生信号の変動幅を低減することができるよう
になる。
【００２６】［第２の実施の形態］第２の実施の形態で
は、第１の実施の形態における構成（図５記載）に電位
検出器を新たに設けて、出力される第３の電位の値を検
出し、その検出値が電圧発生装置の動作が完了したにも
拘らずまだ低い時に、タイミング発生器４６にフィード
バックしてタイミング信号を１パルス長程更に長い信号
として出力するよう制御することにより、より速やかな
反応速度と安定性をもって内部電圧の周期を調節して時
間遅延による発生信号の変動幅を低減できるようにし
た。次に、本発明の第２の実施の形態の詳細を説明す
る。図１４は、本発明の第２の実施の形態による内部電
圧発生装置の構成図であり、タイミング発生機の出力を
変更させるため電位検出器９５の出力信号を用いた場合
を記載した図である。
は、第１の実施の形態における構成（図５記載）に電位
検出器を新たに設けて、出力される第３の電位の値を検
出し、その検出値が電圧発生装置の動作が完了したにも
拘らずまだ低い時に、タイミング発生器４６にフィード
バックしてタイミング信号を１パルス長程更に長い信号
として出力するよう制御することにより、より速やかな
反応速度と安定性をもって内部電圧の周期を調節して時
間遅延による発生信号の変動幅を低減できるようにし
た。次に、本発明の第２の実施の形態の詳細を説明す
る。図１４は、本発明の第２の実施の形態による内部電
圧発生装置の構成図であり、タイミング発生機の出力を
変更させるため電位検出器９５の出力信号を用いた場合
を記載した図である。
【００２７】先ず、構成について説明する。図１４記載
の構成は、パワーアップ信号が起動される際に一定の周
期のパルスを生成させるオシレータ４２と、電圧発生装
置４５の基本作動周期を決定するオシレータ４２の出
力、及び一連の信号に従って適切なタイミングを発生さ
せるタイミング発生器４６と、オシレータ４２からのパ
ルス信号が前記タイミング発生器４６から発生した一定
周期のパルス信号により制御され、電圧発生装置４５が
一定の位相で動作するよう制御する電圧段駆動装置４４
と、電荷を第３の電位に昇圧させ出力する電圧発生装置
４５と、タイミング発生器４６のカウンティングにより
電圧発生装置４５の動作が完了したにも拘らず第３の電
位がまだ低い時に、タイミング発生器４６をしてタイミ
ング信号を１パルス長程更に長い信号として出力するよ
う制御する電位検出器９５とを備える。
の構成は、パワーアップ信号が起動される際に一定の周
期のパルスを生成させるオシレータ４２と、電圧発生装
置４５の基本作動周期を決定するオシレータ４２の出
力、及び一連の信号に従って適切なタイミングを発生さ
せるタイミング発生器４６と、オシレータ４２からのパ
ルス信号が前記タイミング発生器４６から発生した一定
周期のパルス信号により制御され、電圧発生装置４５が
一定の位相で動作するよう制御する電圧段駆動装置４４
と、電荷を第３の電位に昇圧させ出力する電圧発生装置
４５と、タイミング発生器４６のカウンティングにより
電圧発生装置４５の動作が完了したにも拘らず第３の電
位がまだ低い時に、タイミング発生器４６をしてタイミ
ング信号を１パルス長程更に長い信号として出力するよ
う制御する電位検出器９５とを備える。
【００２８】次に、作用について説明する。
【００２９】タイミング信号が第１の電位にあり、電位
検出器９５の出力により第３の電位が高い状態であるこ
とが示された場合、タイミング信号は第２の電位に戻っ
て終る。カウンティングが完了したにも拘らず、電位検
出器９５の出力により第３の電位がまだ低い状態である
ことが示された場合、タイミング信号は１パルス長程更
に長い周期の信号を出力する。この方法は速やかな反応
速度と安定性を得るため用いることができる。
検出器９５の出力により第３の電位が高い状態であるこ
とが示された場合、タイミング信号は第２の電位に戻っ
て終る。カウンティングが完了したにも拘らず、電位検
出器９５の出力により第３の電位がまだ低い状態である
ことが示された場合、タイミング信号は１パルス長程更
に長い周期の信号を出力する。この方法は速やかな反応
速度と安定性を得るため用いることができる。
【００３０】以上のように、第２の実施の形態では、半
導体装置の内部電圧発生装置が、パワーアップ信号が起
動される時、一定の周期のパルスを生成させるオシレー
タを備え、また、内部電圧発生装置内の電圧発生装置の
基本作動周期を決定するオシレータの出力及び信号群に
従い適切なタイミングを発生させることにより、オシレ
ータからのパルス信号を、その適切なタイミングにより
発生した一定周期のパルス信号により制御して電圧発生
装置が一定な位相を有して動作するようにし、その電位
を第３の電位に昇圧して出力すること、また、電圧発生
装置の動作が完了したにも拘らず第３の電位がまだ低い
際に、タイミング発生手段によりタイミング信号を１パ
ルス長程長い周期の信号として出力することにより、よ
り速やかな反応速度と安定性をもって、内部電圧の周期
を調節して時間遅延による発生信号の変動幅を低減する
ことができるようになる。
導体装置の内部電圧発生装置が、パワーアップ信号が起
動される時、一定の周期のパルスを生成させるオシレー
タを備え、また、内部電圧発生装置内の電圧発生装置の
基本作動周期を決定するオシレータの出力及び信号群に
従い適切なタイミングを発生させることにより、オシレ
ータからのパルス信号を、その適切なタイミングにより
発生した一定周期のパルス信号により制御して電圧発生
装置が一定な位相を有して動作するようにし、その電位
を第３の電位に昇圧して出力すること、また、電圧発生
装置の動作が完了したにも拘らず第３の電位がまだ低い
際に、タイミング発生手段によりタイミング信号を１パ
ルス長程長い周期の信号として出力することにより、よ
り速やかな反応速度と安定性をもって、内部電圧の周期
を調節して時間遅延による発生信号の変動幅を低減する
ことができるようになる。
【００３１】
【発明の効果】請求項１乃至３記載の発明によれば、半
導体装置の内部電圧の周期を調節して時間遅延による発
生信号の変動幅を低減することができるようになる効果
がある。
導体装置の内部電圧の周期を調節して時間遅延による発
生信号の変動幅を低減することができるようになる効果
がある。
【００３２】請求項４記載の発明によれば、より速やか
な反応速度と安定性をもって、半導体装置の内部電圧の
周期を調節して時間遅延による発生信号の変動幅を低減
することができるようになる効果がある。
な反応速度と安定性をもって、半導体装置の内部電圧の
周期を調節して時間遅延による発生信号の変動幅を低減
することができるようになる効果がある。
【図１】負荷容量が付いた従来の内部電圧発生装置の構
成図。
成図。
【図２】多数の負荷容量が付いた従来の他の内部電圧発
生装置の構成図。
生装置の構成図。
【図３】電位検出器によるフィードバックを利用した従
来の電圧発生装置の構成図。
来の電圧発生装置の構成図。
【図４】従来の電位検出器による動作波形図。
【図５】本発明の第１実施例による内部電圧発生装置の
構成図。
構成図。
【図６】第１実施例で用いられたタイミング発生器の第
１構成図。
１構成図。
【図７】第１実施例で用いられたタイミング発生器の第
２構成図。
２構成図。
【図８】図６及び図７に示すデコーダのデコーディング
マトリクスのレイアウト図。
マトリクスのレイアウト図。
【図９】第１実施例で用いられたタイミング発生器の第
３構成図及び動作タイミング図。
３構成図及び動作タイミング図。
【図１０】第１実施例で用いられたタイミング発生器の
第４構成図及び動作タイミング図。
第４構成図及び動作タイミング図。
【図１１】第１実施例で用いられたタイミング発生器の
第５構成図。
第５構成図。
【図１２】第１実施例で用いられたタイミング発生器の
第６構成図。
第６構成図。
【図１３】第１実施例で用いられたタイミング発生器の
第７構成図。
第７構成図。
【図１４】本発明の第２実施例による内部電圧発生装置
の構成図。
の構成図。
１１ 電圧発生装置 １２ 電圧発生装置 １３ ロードドライバ ２１ 電圧発生装置 ２２ 電圧発生装置 ２３ ロードドライバ ２４ ロードドライバ ３１ 電圧発生装置 ３２ オシレータ ３３ 電圧段駆動装置 ３４ 電圧発生装置 ３５ 電位検出器 ４１ 電圧発生装置 ４２ オシレータ ４４ 電圧段駆動装置 ４５ 電圧発生装置 ４６ タイミング発生器 ５１ Ｎ−ビットバイナリカウンタ ５２ 論理制御回路 ５３ デコーダ ６１ Ｎ−ビットバイナリカウンタ ６２ 論理制御回路 ６３ デコーダ ７１ トグルレジスタ ７２ エッジディテクター ７３ カウンタ ７４ デコーダ ８１ トグルレジスタ ８２ トグルレジスタ ８３ エッジディテクター ８４ カウンタ ８５ デコーダ ９１ ｎ−ビットカウンタ ９２ 論理制御回路 ９３ コンパレータ ９５ 電位検出器
Claims (4)
- 【請求項１】 半導体装置の内部電圧発生装置におい
て、 パワーアップ信号が起動される時、一定の周期のパルス
を発生させるオシレータと、 前記内部電圧発生装置内の電圧発生装置の基本作動周期
を決定するオシレータの出力、及び入力信号群に従い適
切なタイミングを発生させるタイミング発生手段と、 前記オシレータからのパルス信号が、前記タイミング発
生手段から発生した一定周期のパルス信号により制御さ
れて電圧発生装置が一定の位相を有して動作するよう制
御する電圧制御手段と、 電位を第３の電位まで昇圧させて出力する電圧出力手段
と、 を備えることを特徴とする内部電圧発生装置。 - 【請求項２】 前記タイミング発生手段は、 動作タイミングをプログラムするため、接点及び導体配
列の接触状態に従い別のタイミングを発生する論理回路
で構成されたこと、 を特徴とする請求項１記載の内部電圧発生装置。 - 【請求項３】 前記タイミング発生手段は、 動作タイミングをプログラムするため、ディレイ値を替
えることができる多段階遅延回路及び論理回路で構成さ
れた半導体装置を用いたこと、 を特徴とする請求項１記載の内部電圧発生装置。 - 【請求項４】 半導体装置の内部電圧発生装置におい
て、 パワーアップ信号が起動される時、一定の周期のパルス
を生成させるオシレータと、 内部電圧発生装置内の電圧発生装置の基本作動周期を決
定するオシレータの出力、及び信号群に従い適切なタイ
ミングを発生させるタイミング発生手段と、 前記オシレータからのパルス信号が、前記タイミング発
生手段から発生した一定周期のパルス信号により制御さ
れ電圧発生装置が一定な位相を有して動作するよう制御
する電圧制御手段と、 電位を第３の電位に昇圧させ出力する電圧発生装置と、 前記タイミング発生手段のカウンティングにより前記電
圧発生装置の動作が完了したにも拘らず第３の電位がま
だ低い時、前記タイミング発生手段によりタイミング信
号を１パルス長程長い周期の信号として出力するよう制
御する電位検出手段と、 を備えることを特徴とする内部電圧発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025752A KR100228766B1 (ko) | 1996-06-29 | 1996-06-29 | 내부 전위 발생장치 |
| KR1996P-25752 | 1996-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065102A JPH1065102A (ja) | 1998-03-06 |
| JP2845363B2 true JP2845363B2 (ja) | 1999-01-13 |
Family
ID=19464749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164707A Expired - Fee Related JP2845363B2 (ja) | 1996-06-29 | 1997-06-20 | 内部電圧発生装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5847596A (ja) |
| JP (1) | JP2845363B2 (ja) |
| KR (1) | KR100228766B1 (ja) |
| DE (1) | DE19727443A1 (ja) |
| GB (1) | GB2314979B (ja) |
| TW (1) | TW329051B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520138B1 (ko) * | 2002-11-28 | 2005-10-10 | 주식회사 하이닉스반도체 | 펌핑전압 발생장치 |
| JP5142504B2 (ja) * | 2005-09-29 | 2013-02-13 | エスケーハイニックス株式会社 | 内部電圧発生回路 |
| KR100871390B1 (ko) | 2007-10-23 | 2008-12-02 | 주식회사 하이닉스반도체 | 전원 생성 장치 및 그에 적용 가능한 발진 회로 |
| KR100939169B1 (ko) | 2007-11-30 | 2010-01-28 | 주식회사 하이닉스반도체 | 전압 발생 장치 |
| JP2010109606A (ja) * | 2008-10-29 | 2010-05-13 | Mitsumi Electric Co Ltd | カウンタ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438346A (en) * | 1981-10-15 | 1984-03-20 | Advanced Micro Devices, Inc. | Regulated substrate bias generator for random access memory |
| KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
| KR960000837B1 (ko) * | 1992-12-02 | 1996-01-13 | 삼성전자주식회사 | 반도체 메모리장치 |
| US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
| US5677649A (en) * | 1994-08-17 | 1997-10-14 | Micron Technology, Inc. | Frequency-variable oscillator controlled high efficiency charge pump |
-
1996
- 1996-06-29 KR KR1019960025752A patent/KR100228766B1/ko not_active IP Right Cessation
-
1997
- 1997-06-12 GB GB9712283A patent/GB2314979B/en not_active Expired - Fee Related
- 1997-06-13 TW TW086108163A patent/TW329051B/zh not_active IP Right Cessation
- 1997-06-20 JP JP9164707A patent/JP2845363B2/ja not_active Expired - Fee Related
- 1997-06-27 DE DE19727443A patent/DE19727443A1/de not_active Withdrawn
- 1997-06-30 US US08/885,835 patent/US5847596A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2314979B (en) | 2000-07-19 |
| KR100228766B1 (ko) | 1999-11-01 |
| US5847596A (en) | 1998-12-08 |
| KR980005002A (ko) | 1998-03-30 |
| GB9712283D0 (en) | 1997-08-13 |
| TW329051B (en) | 1998-04-01 |
| DE19727443A1 (de) | 1998-01-02 |
| GB2314979A (en) | 1998-01-14 |
| JPH1065102A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917914B2 (ja) | 昇圧回路 | |
| US7274248B2 (en) | Booster circuit and semiconductor device having same | |
| US6847244B2 (en) | Variable duty cycle clock generation circuits and methods and systems using the same | |
| KR101133511B1 (ko) | 파형 생성 회로 | |
| US7180340B2 (en) | Frequency multiplier capable of adjusting duty cycle of a clock and method used therein | |
| JP5198316B2 (ja) | Ｐｌｌ回路及び発振装置 | |
| US20010045853A1 (en) | Timing difference division circuit and signal controlling method and apparatus | |
| JP2953992B2 (ja) | Ｐｌｌ回路 | |
| KR100738960B1 (ko) | 피엘엘 및 그 제어방법 | |
| JP2008054220A (ja) | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 | |
| US20160241218A1 (en) | Semiconductor device | |
| JP5034139B2 (ja) | 電圧発生回路および半導体記憶装置 | |
| JP2845363B2 (ja) | 内部電圧発生装置 | |
| US7245176B2 (en) | Apparatus for generating internal voltage in test mode and its method | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| JP5303761B2 (ja) | タイミング発生回路および位相シフト回路 | |
| KR100506979B1 (ko) | 최대변화 지연특성을 갖는 지연회로를 구비한 반도체 장치 | |
| US8368431B2 (en) | Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same | |
| JP4771961B2 (ja) | 同期型記憶装置、およびその制御方法 | |
| JPH1050088A (ja) | 半導体装置 | |
| KR20030061345A (ko) | 반도체 기억 장치 | |
| US6275019B1 (en) | Absolute control of non overlap time in switch mode power controller output stages | |
| JP2009094568A (ja) | 三角波生成回路 | |
| JPH10215152A (ja) | スイッチング用素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |