JPS60256004A - Testing device of soldered condition of chip part - Google Patents

Testing device of soldered condition of chip part

Info

Publication number
JPS60256004A
JPS60256004A JP11360984A JP11360984A JPS60256004A JP S60256004 A JPS60256004 A JP S60256004A JP 11360984 A JP11360984 A JP 11360984A JP 11360984 A JP11360984 A JP 11360984A JP S60256004 A JPS60256004 A JP S60256004A
Authority
JP
Japan
Prior art keywords
window
soldered
inspection
chip component
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11360984A
Other languages
Japanese (ja)
Other versions
JPH0437923B2 (en
Inventor
Tomoharu Nakahara
智治 中原
Kazunari Yoshimura
一成 吉村
Shinji Okamoto
岡本 紳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11360984A priority Critical patent/JPS60256004A/en
Publication of JPS60256004A publication Critical patent/JPS60256004A/en
Publication of JPH0437923B2 publication Critical patent/JPH0437923B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To enble high-precision and reliable inspection of soldered condition of a chip part, by inspecting the soldered condition in a range set according to an image in the neighborhood of a soldered chip part. CONSTITUTION:Images are picked up by 2 industrial TV cameras 5, 6 for soldered conditions by chip part 3. Image signals supplied from the cameras 5, 6 are binarized by binarizing circuts 13, 14 and delivered to arithmetic circuit 15 inside a window for deviation inspection and that 16 inside a window for soldered condition tests respectively. These signals are compared in the arithmetic circuit 15, 16 with a window signal originated from a window generating circuit 20 and areas inside the deviation testing window and soldered condition testing window are calculated. The results are introduced into a processing circuit 19 and deviation and qualities of the soldered condition of the chip part can be judged in the circuit 19.

Description

【発明の詳細な説明】 技術分野 本発明け、たとえばチップ部品が実装された印刷配線基
板のけんだ付状態を検査するはんだ付検査方法に関する
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a soldering inspection method for inspecting the soldering condition of a printed wiring board on which chip components are mounted, for example.

背景技術 たとえば電子回路素子が実装された印刷配線基板を自動
的にはんだ付する場合、はんだ不足やけんだ欠如を無く
すため、はんだ付状態を検査する必要があり、はんだ付
が正しく行われてはじめて電気回路の正しい前作が実現
される。そこで従来は目視による検査を行っているが、
印刷配線基板上に取付ける部品点数が多く、シかも検査
対象が小さいため不良の見逃しや、検査者の体調などに
より検査基準1ζばらつきがあった。
BACKGROUND ART For example, when automatically soldering a printed wiring board on which electronic circuit elements are mounted, it is necessary to inspect the soldering condition in order to eliminate solder shortages and missing solders. The correct predecessor of the circuit is realized. Therefore, conventionally, visual inspection is performed, but
There are many parts to be mounted on the printed wiring board, and the inspection target is small, so defects may be overlooked, and the inspection standard 1ζ may vary depending on the physical condition of the inspector.

目 的 本発明は上述の技術的課題を解決し、チップ部品のけん
だ付状態を高精度で、かつ自前的に検査することができ
るようにしたチップ部品のけんだ付検査方法を提供する
ことである。
Purpose The present invention solves the above-mentioned technical problems and provides a soldering inspection method for chip components that enables the soldering state of chip components to be independently inspected with high precision. It is.

実施例 @1図は1本発明の一実施例の断面図である。Example @1 Figure is a sectional view of one embodiment of the present invention.

印刷配線基板1のランド2にけ1回路素子などのチップ
部品3がけんだ4によって回定さhる。このチップ部品
3の直上および斜め上方には垂直落射光および水平拡散
光を照射するための照明装置(図示せず)が備えられて
おり、この照明装置によってけんだ4の表面に均一な光
が全面に亘って照射される。垂直落射光の反射方向に臨
んで工業用テレビカメラ5.6が配置される。チップ部
品3およびけんだ面4aからの反射光はハーフミラ−7
に入射される。このハーフミラ−7がらの直線光は青色
透過用フィルタ8を介して工業用テレビカメラ5の撮像
レンズ9に入射される。またハーフミラ−7からの直角
光は反射ミラー1oによって90度に屈曲されて赤色透
過用フィルタ11ヲ介して工業用テレビカメラ6の撮像
レンズ12に入射される。このように2台の工業用テレ
ビカメラ5,6によってチップ部品3のはんだ付状態が
撮像される。
A chip component 3 such as a circuit element is rotated by a solder 4 on a land 2 of a printed wiring board 1. A lighting device (not shown) is provided directly above and diagonally above the chip component 3 for irradiating vertically incident light and horizontally diffused light, and this lighting device provides uniform light to the surface of the solder 4. The entire surface is irradiated. An industrial television camera 5.6 is placed facing the direction in which vertically incident light is reflected. The reflected light from the chip component 3 and the broken surface 4a is reflected by the half mirror 7.
is incident on the The straight light from the half mirror 7 is incident on the imaging lens 9 of the industrial television camera 5 via the blue transmission filter 8. Further, the orthogonal light from the half mirror 7 is bent by 90 degrees by the reflecting mirror 1o, and is incident on the imaging lens 12 of the industrial television camera 6 via the red transmission filter 11. In this way, the soldered state of the chip component 3 is imaged by the two industrial television cameras 5 and 6.

第2図は1本発明の一実施例のブロック図である。工業
用テレビカメラ5,6がら入力された画像信号は、2値
化回路13,1.4において2値化され、ずれ検査用ウ
ィンドウ内演算回路15.はんだ付検査用つィンドウ内
演算回路16にそれぞれ与えられる。ずれ検査用ウィン
ドウ17およびはんだ付検査用ウィンドウ18は、処理
回路19rc接続されるウィンドウ発生回路20によっ
て設定される。ずれ検査用ウィンドウ内演算回路15お
よびはんだ付検査用つィンドウ内演算回路161(おい
て、ウィンドウ発生回路2oがらのウィンドウ信号と比
較され、後述するようにずれ検査用ウィンドウエアおよ
びはんだ付検査用ウィンドウ18内の面積が演算される
。この演算結果は、処理回路19に与えられ、処理回路
19においてチップ部品3のずれや、はんだ付状態の良
否が判定される。
FIG. 2 is a block diagram of an embodiment of the present invention. The image signals inputted from the industrial television cameras 5 and 6 are binarized in the binarization circuits 13 and 1.4, and then sent to the shift inspection window arithmetic circuit 15. The signals are respectively applied to the in-window arithmetic circuit 16 for soldering inspection. The misalignment inspection window 17 and the soldering inspection window 18 are set by a window generation circuit 20 connected to the processing circuit 19rc. The window signal for misalignment inspection 15 and the soldering inspection window arithmetic circuit 161 are compared with the window signals from the window generation circuit 2o, and the window air for misalignment inspection and the soldering inspection window are The area within 18 is calculated.The result of this calculation is given to a processing circuit 19, where it is determined whether the chip component 3 is misaligned or whether the soldering condition is good or bad.

第3図は1本発明Cζ従うチップ部品3のけんだ付検査
方法に従うフローチャートである。ステップn I I
Cおいて、ウィンドウ発生回路20 Ic!っですね検
査用ウィンドウエアおよびはんだ付検査用ウィンドウ1
8が設足される。ステップn2では@5図(1)の画面
において、ずれ検査用ウィンドウエアによってチップ部
品3のずれを検査する。
FIG. 3 is a flowchart illustrating a soldering inspection method for a chip component 3 according to the present invention Cζ. Step n I I
At C, the window generation circuit 20 Ic! Inspection window air and soldering inspection window 1
8 will be established. In step n2, the displacement of the chip component 3 is inspected using the window air for displacement inspection on the screen shown in FIG. 5 (1).

次にステップn3では第4図tl+の画面においてチッ
プ部品3の前記ずれに応じて、はんだ付検査用ウィンド
ウ18が修正される。その後、ステップn4において、
はんだ付検査用ウィンドウ18内のけんだ付状態が検査
さカる。
Next, in step n3, the soldering inspection window 18 is corrected in accordance with the displacement of the chip component 3 on the screen shown in FIG. 4 tl+. After that, in step n4,
The soldering state within the soldering inspection window 18 is inspected.

第4図は、はんだ付検査用ウィンドウ18の修正状態を
示す図である。撮像領域は仮想線21で示されている。
FIG. 4 is a diagram showing a corrected state of the soldering inspection window 18. The imaging area is indicated by a virtual line 21.

チップ部品3が接続される一対のランド2内に亘って縦
ずれ検査用ウィンドウ17a、17bが配置され、縦ず
れ検査用ウィンドウ17a、17bの両側に、横ずれ検
査用ウィンドウ17c、17d、17e、17fが、縦
ずれ検査用ウィンドウ17a、17bの配列方向(第4
図filの上下方向)に配置されている。このようなず
れ検査用ウィンドウエアは、ウィンドウ発生回路20 
ICxつて設足さねで、ずれ検査用ウィンドウ内演算回
路15に与えられる。このずれ検査用ウィンドウ内演算
回路15における演算結果に基づいて一対のけんだ付検
査用ウィンドウ18が。
Vertical misalignment inspection windows 17a and 17b are arranged across the pair of lands 2 to which the chip component 3 is connected, and lateral misalignment inspection windows 17c, 17d, 17e, and 17f are arranged on both sides of the vertical misalignment inspection windows 17a and 17b. However, in the arrangement direction of the vertical deviation inspection windows 17a and 17b (the fourth
(in the vertical direction of the figure fil). Such a window air for deviation inspection is generated by the window generation circuit 20.
When ICx is installed, the signal is applied to the deviation checking window arithmetic circuit 15. A pair of soldering inspection windows 18 are formed based on the calculation results of the deviation inspection window arithmetic circuit 15.

第4図(2)および@4図(3)IC示されるように修
正される。ウィンドウ発止回路20から発生されるはん
だ付検査用ウィンドウ18はランド2のチップ部品3が
重なる部分22およびチップ部品3と。
FIG. 4(2) and @FIG. 4(3) IC modified as shown. The soldering inspection window 18 generated from the window starting circuit 20 is connected to the portion 22 of the land 2 where the chip component 3 overlaps and the chip component 3 .

はんだ付されるべき部分23と全含み1本実施例ではけ
んだ付検査用ウィンドウ18Viランド2と同一の大き
さ、形状?有する。
In this embodiment, the soldering inspection window 18 is the same size and shape as the soldering inspection window 18Vi land 2? have

第1図および第5図を参照してチップ部品3のはんだ付
状態を検査する過St−説明する。印刷配線基板1上の
一対のランド2Iごチップ部品3の両端部におけるはん
だ付状態を検査するにあたっては、まずランド2にはん
だ付されたチップ部品3付近を、水平拡散光を照射して
撮像し、第5F9i+1に示される画像?得る。次いで
ずれ検査用ウィンドウ内演算回路15において、ランド
2間lご亘るチップ部品3のずれを演算する。この演算
結果に基づいてチップ部品3の位置を測足し、はんだ付
検査用ウィンドウ18内にチップ部品31に、端子部分
が入らないような形状に修正する。このように修正され
たけんだ付検査用ウィンドウ18のけんだ付されるべき
領域のけんだ行状態を検査するにあたってけ、チップ部
品3付近に垂直落射光を照射する。このとき得られる画
像f′i第5図(21に示さねている。一対のランド2
におけるけんだ不足部分25およびけんだ欠除部分26
の21iii化像は。
Referring to FIG. 1 and FIG. 5, the process of inspecting the soldered state of the chip component 3 will be explained. When inspecting the soldering condition at both ends of the pair of lands 2I and chip component 3 on the printed wiring board 1, first, the vicinity of the chip component 3 soldered to the land 2 is imaged by irradiating horizontally diffused light. , the image shown in 5F9i+1? obtain. Next, the displacement inspection window arithmetic circuit 15 calculates the displacement of the chip component 3 across the lands 2 by l. Based on this calculation result, the position of the chip component 3 is measured, and the shape of the chip component 31 is corrected so that the terminal portion does not fit inside the soldering inspection window 18. In order to inspect the soldering condition of the area to be soldered in the soldering inspection window 18 modified in this way, the vicinity of the chip component 3 is irradiated with vertical incident light. The image f′i obtained at this time is shown in FIG. 5 (not shown in 21).
Defective part 25 and missing part 26 in
The 21iii image is.

青色透過用フィルタ8全介して工業用テレビカメラ5に
よって撮像したとき、第5図(3)で示されるような画
像が得らhる。この画像では、はんだ不足部分25け現
われるがけんだ欠除部分26け現われない。一方赤色透
過用フィルタllTh介して工業用テレビカメラ6で撮
像したときの2値化偉け@5図(4)で示される画像と
なる。この画傷では。
When an image is taken by the industrial television camera 5 through the blue transmission filter 8, an image as shown in FIG. 5(3) is obtained. In this image, 25 parts lacking solder appear, but 26 parts lacking solder do not appear. On the other hand, when the image is captured by the industrial television camera 6 through the red transmission filter llTh, the image is binarized as shown in Figure (4). With this painting scratch.

はんだ不足部分25およびはんだ欠除部分26がともに
現われる。半田不足部分25と半田欠除部分26紮区別
して検査する勝ζあたっては、1g5図(4)の2に比
倫から第5図(31の2値化像を引いて。
Both a solder-deficient portion 25 and a solder-deficient portion 26 appear. In order to distinguish and inspect solder-deficient areas 25 and solder-deficient areas 26, subtract the binarized image in Figure 5 (31) from 2 in Figure 1g5 (4).

第5図(5)に示される画像?得る。この画像によって
はんだ欠除部分26のみを検出することが可能となる。
The image shown in Figure 5 (5)? obtain. This image makes it possible to detect only the solder missing portion 26.

このようにはんだ付検査用ウィンドウ18を修正可能と
することによって、チップ部品3のずれに対照すること
がでキ、シたがって1g5図(2)、第5図+31.[
5図(4)で示される↓うなチップ部品3の端子部分2
7の像を、はんだ不足部分と誤判定してしまうことが防
がれる。
By making the soldering inspection window 18 modifiable in this way, it is possible to check for misalignment of the chip component 3. [
↓ Terminal part 2 of chip component 3 shown in Figure 5 (4)
This prevents the image No. 7 from being erroneously determined to be a solder-deficient portion.

本発明に従うチップ部品のけんだ付検査方法は。A soldering inspection method for chip parts according to the present invention is as follows.

前述の実施例のような印刷配線基板に限定されず。The present invention is not limited to printed wiring boards as in the above embodiments.

すべての電子回路素子の基板に関連して実施されること
ができる。
It can be implemented in connection with the substrates of all electronic circuit elements.

効果 以上のように本発明によnは、ランドにはんだ付さf1
fcチップ部品付近を撮像し、撮像結果に基づいてラン
ド間に亘るずれ検査用ウィンドウを設足し、このずれ検
査用ウィンドウ内にあるチップ部品の領域全検出し、ラ
ンドのチップ部品が重なる部分およびチップ部品とけん
だ付さhるべき部品と?含むはんだ付検査用ウィンドウ
とを設定し。
As described above, according to the present invention, n is soldered to the land f1
The vicinity of the fc chip component is imaged, a gap inspection window spanning between lands is set up based on the imaging results, the entire area of the chip component within this gap inspection window is detected, and the area where the chip components of the land overlap and the chip are detected. Parts and parts that should be soldered? Contains soldering inspection window and settings.

ずれ検査用ウィンドウ内8こあるチップ部品の領域の検
出結果に基づいて半田付検査用ウィンドウのけんだ付さ
れるべき領域全設定し、このはんだ付されるべき領域の
けんだ行状態を検査するようにしたことによって、チッ
プ部品のずれに起因したけんだ行状態の誤判定が防止さ
れるとともに、高精度かつ確実jごチップ部品のけんだ
行状態を検査することができる。
Based on the detection results of the eight chip component areas within the misalignment inspection window, all areas to be soldered in the soldering inspection window are set, and the soldering condition of these areas to be soldered is inspected. By doing so, it is possible to prevent erroneous determination of the broken state due to misalignment of the chip components, and to inspect the broken state of the chip components with high precision and reliability.

【図面の簡単な説明】[Brief explanation of drawings]

181図は本発明の一実施例の断面図、第2図は本発明
の一実施例のブロック図、′@3図は検査線程を示すフ
ローチャー)、1g4図は、けんだ付検査用ウィンドウ
18の修正状標倉示す図、勇5図汀水平拡散光および垂
直落射光+Cよって得らカる2値化像を示す図である。 2・・・ランド、3・・・チップ部品、4・・・はんだ
、5゜6・・・工業用テレビカメラ、13.14・・・
2値化回路、15・・・ずれ検査用ウィンドウ内演算回
路、16・・・はんだ付検査用つィンドウ内演算回路、
17・・・ずれ検査用ウィンドウ、18・・・はんだ付
検査用ウィンドウ、19・・・処理回路、20・・・ウ
ィンドウ発生回路 代理人 弁理士 西教圭一部 第4図 第3図 1 21 t)J 第5図 手続補正書 昭和59年 8月21日 特許庁長官殿 適1 1、事件の表示 特願昭59−113609 2、発明の名称 チップ部品のはんだ付検査方法 3、補正をする者 事件との関係 出願人 住所 名称(583)松下電工株式会社 代表者 4、代理人 住 所 大阪市西区西本町1丁目13番38号 新興産
ビル国装置EX 0525−5985 INTAPT 
J国#i!FAX GIII&Gn (06)53B−
0247電話(06)538−0263(代表)6、補
正の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の欄お
よび図面の簡単な説明の欄ならびに図面7、補正の内容 (1)4I許請求の範囲は別紙のとおり。 (2)明細書第3頁第6行目において「回定される。 」とあるを、 「固定される。」に訂正する。 (3)明細書第3頁第12行目・〜vj13行目におい
て「チップ部品3」とあるを、 「チップ部品3の端子
3aJに訂正する。 (4)明細書第4頁第5行目において「2値化回路13
」とあるを、「2値化部13」に訂正する。 (5)明細書第4頁第6行目〜MS7行目を下記のとお
りに訂正する。 記 され、フィンドウ内演算部15.16にそれぞ(6)明
細書第4頁第9行目において[処理回路1とあるを、 
「処理部19」に訂正する。 )明細書第4頁第10行目、第5頁plS2行目お路2
0Jとあるを、 「ウィンドウ発生部20Jに訂正する
。 (8)明細書第4頁第11行目〜第13行目を下記のと
おりに訂正する。 記 定される。ウィンドウ内演算部15.16において、ウ
ィンドウ発生部2oからのウィン(9)明細書第4頁第
17行目を下記のとおりに訂正する。 記 埋部19に与えられ、処理部19においてチ(10)明
細書第6頁第1行目〜第4行目を下記のとおりに訂正す
る6 記 ずれ検査用ウィンドウ17は、ウィンドウ発生部20に
よって設定されて、ウィンドウ内演算部15に与えられ
る。このウィンドウ自演gh1sにおける演算結果に基 (11)明細書第6頁第19行目〜第20行目において
[ずれ検査用ウィンドウ内演算回路15」とあるを、 
「ウィンドウ内演算部15」に訂正する。 (12)明細書第7貴第3行目において1チップ部品3
を、」とあるを、 「チップ部品3の」に訂正する。 (13)明細書第8頁第7行目において[N照Jとある
を、 「対処」に訂正する。 (14)明細書第9頁第1行目〜第2行目において1は
んだ付されるべき部品Jとあるを、 [はんだ付される
べき部分」に訂正する。 (15)明細書第9頁第13行目〜第14行目において
「検査課程」とあるを、「検査過程」に訂正する。 (16)明細書第9頁第19行目〜第20行目において
[2値化回路Jとあるを、「2値化部」に訂正する。 (17)明細書第9頁第20行目〜第10頁第1行目に
おいて「15・・・ずれ検査用ウィンド堂内演算回路、
16・・・はんだ付検査用つィンドウ内演算回路、」と
あるを、 r15,16・・・ウィンドウ自演W、部、
」に訂正する。 (18)明細II()頁第3行目〜第4行目を下記のと
おりに訂正する。 記 ウィンドウ、19・・・処理部、2()・・・ウィンド
ウ発生部 (19)図面の第1図、第2図および第4図(1)を別
紙のとおりに訂正する。 以上 特許請求の範囲 印刷配線基板上の一対のランドにチップ部品の両端部を
それぞれはんだ付した状態を検査するためのチップ部品
のはんだ付検査方法であって、ランドにはんだ付された
チップ部品付近を撮像し、 撮像結果に基づいてランド間に肛るずれ検査用ウィンド
ウを設定し、 このずれ検査用ウィンドウ内にあるチップ部品の領域を
検出し、 ランドのチップ部品が重なる部分およびチップ部品とは
んだ付されるべき部分とを含むはんだ付検査用ウィンド
ウを設定し、 前記ずれ検査用ウィンドウにあるチップ部品の領域の検
査結果に基づいてはんだ付検査用ウィンドウのはんだ付
されるべき領域を設定し、このはんだ付されるべき領域
のはんだ付状態を検査することを特徴とするチップ部品
のはんだ付検査方法。
Figure 181 is a sectional view of an embodiment of the present invention, Figure 2 is a block diagram of an embodiment of the present invention, '@3 Figure is a flowchart showing the inspection line), Figure 1g4 is a soldered inspection window. FIG. 18 is a diagram showing a correction letter sign plate of No. 18, and a diagram showing a binarized image obtained by horizontally diffused light and vertical incident light +C. 2...Land, 3...Chip parts, 4...Solder, 5゜6...Industrial TV camera, 13.14...
Binarization circuit, 15... In-window arithmetic circuit for misalignment inspection, 16... In-window arithmetic circuit for soldering inspection,
17...Window for misalignment inspection, 18...Window for soldering inspection, 19...Processing circuit, 20...Window generation circuit Agent Patent Attorney Kei Nishi Part 4 Figure 3 Figure 1 21 t ) J Figure 5 Procedural Amendment Written August 21, 1980 To the Commissioner of the Patent Office 1 1. Indication of the case Patent Application 1982-113609 2. Name of the invention Soldering inspection method for chip parts 3. Person making the amendment Relationship to the case Applicant address name (583) Matsushita Electric Works Co., Ltd. Representative 4, agent address 1-13-38 Nishihonmachi, Nishi-ku, Osaka City Newly produced building country equipment EX 0525-5985 INTAPT
J country #i! FAX GIII&Gn (06)53B-
0247 Telephone (06) 538-0263 (Representative) 6, Claims column, Detailed explanation of the invention column, Brief explanation of drawings column of the specification subject to amendment, Drawing 7, Contents of amendment (1) ) The scope of the 4I claims is as shown in the attached sheet. (2) In the 6th line of page 3 of the specification, the phrase ``rotated.'' is corrected to ``fixed.'' (3) In the 3rd page of the specification, lines 12 and 13 of vj, the phrase “chip component 3” is corrected to “terminal 3aJ of the chip component 3.” (4) The 5th line of the 4th page of the specification ``Binarization circuit 13
" has been corrected to "binarization unit 13." (5) Page 4, line 6 to MS line 7 of the specification are corrected as follows. (6) In the 9th line of page 4 of the specification, [Processing circuit 1]
Corrected to "processing unit 19." )Page 4, line 10 of the specification, page 5, plS, line 2, Oji 2
0J is corrected to ``Window generating section 20J.'' (8) Lines 11 to 13 of page 4 of the specification are corrected as follows. 16, the 17th line of page 4 of the WIN (9) specification from the window generation unit 2o is corrected as follows. The first to fourth lines of the page are corrected as shown below. 6 The misregistration checking window 17 is set by the window generation unit 20 and given to the in-window calculation unit 15.The calculation in this window self-performance gh1s Based on the results (11) In the specification, page 6, line 19 to line 20, it says "Arithmetic circuit in window for deviation inspection 15",
Corrected to "window calculation unit 15". (12) 1 chip component 3 in the 3rd line of No. 7 of the specification
,” should be corrected to “Chip component 3.” (13) On page 8, line 7 of the specification, [Nteru J] is corrected to ``Countermeasure.'' (14) In the 1st and 2nd lines of page 9 of the specification, the expression 1 Part J to be soldered is corrected to ``Part to be soldered''. (15) On page 9, lines 13 to 14 of the specification, the phrase "inspection process" is corrected to "inspection process." (16) On page 9, lines 19 to 20 of the specification, [binarization circuit J] is corrected to "binarization unit." (17) In the specification, page 9, line 20 to page 10, line 1, it is stated that “15...window hall calculation circuit for misalignment inspection;
16...Arithmetic circuit in window for soldering inspection," r15,16...Window performance W, part,
” is corrected. (18) Lines 3 and 4 of page 2 of Specification II ( ) are corrected as follows. Window, 19...Processing unit, 2()...Window generating unit (19) Figures 1, 2, and 4 (1) of the drawings are corrected as shown in the attached sheet. What is claimed is a soldering inspection method for chip components for inspecting the state in which both ends of a chip component are soldered to a pair of lands on a printed wiring board, the vicinity of the chip component being soldered to the lands. Based on the imaging results, a misalignment inspection window is set between the lands, the area of the chip component within this misalignment inspection window is detected, and the areas where the chip components of the land overlap and the chip component and solder are detected. setting a soldering inspection window including a portion to be soldered, and setting an area to be soldered in the soldering inspection window based on the inspection result of the area of the chip component in the deviation inspection window; A method for inspecting soldering of chip components, characterized by inspecting the soldering condition of the area to be soldered.

Claims (1)

【特許請求の範囲】 印刷配線基板上の一対のランドにチップ部品の両端部を
それぞり、はんだ付した状態を検査するためのチップ部
品のけんだ付検査方法であって。 ランドにはんだ付されたチップ部品付近を撮像し。 撮像結果に基づいてランド間に亘るずれ検査用ウィンド
ウを設定し。 このずh、検査用ウィンドウ内にあるチップ部品の領域
を検出し。 ランドのチップ部品が重なる部分およびチップ部品とけ
んだ付されるべき部品とを含むはんだ付検査用ウィンド
ウを設定し。 前記ずれ検査用ウィンドウにあるチップ部品の領域の検
査結果に基づいてはんだ付検査用ウィンドウのけんだ付
されるべき領域を設定し。 このはんだ付されるべき領域のけんだ付状態を検査する
ことを特徴とする。チップ部品のけんだ付検査方法。
[Scope of Claims] A soldering inspection method for a chip component for inspecting the soldered state by tracing both ends of the chip component onto a pair of lands on a printed wiring board. Takes an image of the area around the chip component soldered to the land. Based on the imaging results, a window for inspecting deviations between lands is set. First, the area of the chip component within the inspection window is detected. A soldering inspection window is set that includes the portion of the land where the chip components overlap and the chip component and the component to be soldered. An area to be soldered in the soldering inspection window is set based on the inspection result of the area of the chip component in the deviation inspection window. The method is characterized in that the soldering condition of the area to be soldered is inspected. A soldering inspection method for chip parts.
JP11360984A 1984-06-01 1984-06-01 Testing device of soldered condition of chip part Granted JPS60256004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11360984A JPS60256004A (en) 1984-06-01 1984-06-01 Testing device of soldered condition of chip part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11360984A JPS60256004A (en) 1984-06-01 1984-06-01 Testing device of soldered condition of chip part

Publications (2)

Publication Number Publication Date
JPS60256004A true JPS60256004A (en) 1985-12-17
JPH0437923B2 JPH0437923B2 (en) 1992-06-22

Family

ID=14616552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11360984A Granted JPS60256004A (en) 1984-06-01 1984-06-01 Testing device of soldered condition of chip part

Country Status (1)

Country Link
JP (1) JPS60256004A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217104A (en) * 1986-03-19 1987-09-24 Tokyo Electron Ltd Recognition system for electronic parts
JPS631908A (en) * 1986-06-23 1988-01-06 Matsushita Electric Works Ltd Method for inspecting appearance of chip part
JPS6332311A (en) * 1986-07-26 1988-02-12 Shigumatsukusu Kk Body recognizing device
JPH0242344A (en) * 1988-08-03 1990-02-13 Matsushita Electric Ind Co Ltd Inspecting method for solder fillet
JP2006030106A (en) * 2004-07-21 2006-02-02 Dainippon Screen Mfg Co Ltd Acquisition of surface region arrangement of object by region division of image

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57163807A (en) * 1981-04-01 1982-10-08 Mitsubishi Electric Corp Shape detector
JPS57208404A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Configuration detecting method
JPS5842906A (en) * 1981-09-08 1983-03-12 Eiwa Denki Kk Optical external shape inspecting device
JPS58190708A (en) * 1982-04-30 1983-11-07 Fuji Electric Co Ltd Reference position deciding system in x-y two-dimensional picture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57163807A (en) * 1981-04-01 1982-10-08 Mitsubishi Electric Corp Shape detector
JPS57208404A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Configuration detecting method
JPS5842906A (en) * 1981-09-08 1983-03-12 Eiwa Denki Kk Optical external shape inspecting device
JPS58190708A (en) * 1982-04-30 1983-11-07 Fuji Electric Co Ltd Reference position deciding system in x-y two-dimensional picture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217104A (en) * 1986-03-19 1987-09-24 Tokyo Electron Ltd Recognition system for electronic parts
JPS631908A (en) * 1986-06-23 1988-01-06 Matsushita Electric Works Ltd Method for inspecting appearance of chip part
JPS6332311A (en) * 1986-07-26 1988-02-12 Shigumatsukusu Kk Body recognizing device
JPH0242344A (en) * 1988-08-03 1990-02-13 Matsushita Electric Ind Co Ltd Inspecting method for solder fillet
JP2006030106A (en) * 2004-07-21 2006-02-02 Dainippon Screen Mfg Co Ltd Acquisition of surface region arrangement of object by region division of image
JP4648660B2 (en) * 2004-07-21 2011-03-09 大日本スクリーン製造株式会社 Acquisition of surface area arrangement of objects by image segmentation

Also Published As

Publication number Publication date
JPH0437923B2 (en) 1992-06-22

Similar Documents

Publication Publication Date Title
JPS60256004A (en) Testing device of soldered condition of chip part
JP2698213B2 (en) Circuit board and circuit board position recognition method
JPS61243303A (en) Visual inspection system for mounted substrate
JP3280720B2 (en) Substrate inspection device and substrate inspection method
JPH0372249A (en) X-ray soldering inspecting device
JPS6337479A (en) Pattern recognizer
JPS6031039A (en) Device for checking clogging or through hole
JP2503201B2 (en) Through-hole inspection device
JPH0399251A (en) Mounted state recognizing apparatus
JPH0469511A (en) Visual inspection device for soldering part and packaging component
JP2000088524A (en) Confirming apparatus for fitted component
EP0454962B1 (en) Method and device for testing printed circuit cards
JPS61243304A (en) Visual inspection system for mounted substrate
JPS608705A (en) Pattern detector
JPS6052728A (en) Detection for soldering defect
JPH02297048A (en) Method for inspecting appearance of soldering for printed board
JPH04326049A (en) Method for setting check area for visual inspecting of solder
JPS6284600A (en) Apparatus for inspecting mounting of chip part
JP2781022B2 (en) Solder appearance inspection device
JPH0221208A (en) Apparatus for inspecting mount parts
JPH0240502A (en) Method for checking mounted part
JPS62123339A (en) Soldering appearance inspection
JP3419263B2 (en) Inspection method for electronic component misalignment
JPS59102106A (en) Inspecting system
JPH01236378A (en) Inspecting device