JPH0437923B2 - - Google Patents
Info
- Publication number
- JPH0437923B2 JPH0437923B2 JP59113609A JP11360984A JPH0437923B2 JP H0437923 B2 JPH0437923 B2 JP H0437923B2 JP 59113609 A JP59113609 A JP 59113609A JP 11360984 A JP11360984 A JP 11360984A JP H0437923 B2 JPH0437923 B2 JP H0437923B2
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- chip component
- land
- area
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005476 soldering Methods 0.000 claims description 54
- 238000007689 inspection Methods 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 28
- 230000002950 deficient Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、チツプ部品が実装された印刷配線基
板のはんだ付状態を検査するはんだ付検査方法に
関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a soldering inspection method for inspecting the soldering condition of a printed wiring board on which chip components are mounted.
背景技術
たとえば電子回路素子であるチツプ部品が実装
された印刷配線基板を自動的にはんだ付する場
合、はんだ不足やはんだ欠如を無くすため、はん
だ付状態を検査する必要があり、はんだ付が正し
く行われてはじめて電気回路の正しい動作が実現
される。そこで従来は目視による検査を行つてい
るが、印刷配線基板上に取付ける部品点数が多
く、しかも検査対象が小さいため不良の見逃し
や、検査者の体調などにより検査基準にばらつき
があつた。BACKGROUND ART For example, when automatically soldering a printed wiring board on which chip components, which are electronic circuit elements, are mounted, it is necessary to inspect the soldering condition in order to eliminate solder shortages and missing solders, and to ensure that soldering is performed correctly. Correct operation of the electric circuit can only be achieved if Conventionally, inspections have been carried out visually, but since there are many parts to be mounted on printed wiring boards and the inspection target is small, defects may be overlooked, and inspection standards vary depending on the physical condition of the inspector.
目 的
本発明は上述の技術的課題を解決し、チツプ部
品のはんだ付状態を高精度で検査することができ
るうよにしたチツプ部品のはんだ付検査方法を提
供することである。Purpose The present invention solves the above-mentioned technical problems and provides a method for inspecting soldering of chip parts, which enables the soldering state of chip parts to be inspected with high precision.
発明の構成
本発明は、チツプ部品３の電極端子３ａを印刷
配線基板１上のランド２にはんだ付した状態を検
査するためのチツプ部品のはんだ付検査方法であ
つて、
ランド２にはんだ付されたチツプ部品３付近を
撮像し、
その撮像結果に基づいて、画像演算処理によつ
て、少なくとも前記電極端子３ａとランド２との
間に亘つてずれ検査用ウインドウ１７ａを設定
し、
印刷配線基板１上のチツプ部品３に光を照射
し、その反射光を検出することによつて、前記ず
れ検査用ウインドウ１７ａからチツプ部品３の前
記電極端子３ａのエツジ位置３ａ１を検出し、
次に、前記撮像結果に基づいて、チツプ部品３
と重なるランド２の部分２２に対応した第１領域
１８ａ、およびはんだ付されるランド２の部分２
３に対応した第２領域１８ｂとから成るランド２
の同一の大きさ、形状を有するはんだ付検査用ウ
インドウ１８ほ設定し、
前記はんだ付検査用ウインドウ１８の大きさ
を、前記電極端子３ａのエツジ位置３ａ１を起点
としてはんだ付されるランド２の部分２３の大き
さを有する前記第２領域１８ｂのみに修正して、
その第２領域１８ｂをはんだ付されるべき領域と
して設定し、
このはんだ付されるべき領域のはんだ付状態を
検査することを特徴とするチツプ部品のはんだ付
検査方法である。Structure of the Invention The present invention is a soldering inspection method for a chip component for inspecting the state in which an electrode terminal 3a of a chip component 3 is soldered to a land 2 on a printed wiring board 1. The vicinity of the chip component 3 is imaged, and based on the imaged result, a misalignment inspection window 17a is set at least between the electrode terminal 3a and the land 2 through image calculation processing, and the printed wiring board 1 is By irradiating the upper chip component 3 with light and detecting the reflected light, the edge position 3a1 of the electrode terminal 3a of the chip component 3 is detected from the shift inspection window 17a, and then the imaging Based on the results, chip parts 3
The first region 18a corresponds to the portion 22 of the land 2 that overlaps with the first region 18a, and the portion 2 of the land 2 to be soldered.
Land 2 consisting of a second area 18b corresponding to 3.
A soldering inspection window 18 having the same size and shape is set, and the size of the soldering inspection window 18 is set to the portion of the land 2 to be soldered starting from the edge position 3a1 of the electrode terminal 3a. By modifying only the second region 18b having a size of 23,
This method of inspecting soldering of chip components is characterized in that the second area 18b is set as the area to be soldered, and the soldering condition of this area to be soldered is inspected.
実施例
第１図は、本発明の一実施例の断面図である。
印刷配線基板１のランド２には、電子回路素子で
あるチツプ部品３がはんだ４によつて固定され
る。このチツプ部品３の直上および斜め上方には
垂直落射光２８および水平拡散光２９を照射する
ための照明装置（図示せず）が備えられており、
この照明装置によつてはんだ４の表面に均一な光
が全面に亘つて照射される。垂直落射光の反射方
向に臨んで工業用テレビカメラ５，６が配置され
る。チツプ部品３の電極端子３ａおよびはんだ面
４ａからの反射光はハーフミラー７に入射され
る。このハーフミラー７からの直線光は青色透過
用フイルタ８を介して工業用テレビカメラ５の撮
像レンズ９に入射される。またハーフミラー７か
らの直角光は反射ミラー１０によつて90度に屈曲
されて赤色透過用フイルタ１１を介して工業用テ
レビカメラ６の撮像レンズ１２に入射される。こ
のように２台の工業用テレビカメラ５，６によつ
てチツプ部品３のはんだ付状態が撮像される。Embodiment FIG. 1 is a sectional view of an embodiment of the present invention.
A chip component 3, which is an electronic circuit element, is fixed to the land 2 of the printed wiring board 1 with solder 4. An illumination device (not shown) for irradiating vertically incident light 28 and horizontally diffused light 29 is provided directly above and diagonally above this chip component 3.
This illumination device irradiates the entire surface of the solder 4 with uniform light. Industrial television cameras 5 and 6 are arranged facing the direction in which vertically incident light is reflected. The reflected light from the electrode terminal 3a and the solder surface 4a of the chip component 3 is incident on the half mirror 7. The straight light from the half mirror 7 is incident on the imaging lens 9 of the industrial television camera 5 via the blue transmission filter 8. Further, the orthogonal light from the half mirror 7 is bent by 90 degrees by the reflecting mirror 10 and enters the imaging lens 12 of the industrial television camera 6 via the red transmission filter 11. In this way, the soldering state of the chip component 3 is imaged by the two industrial television cameras 5 and 6.
第６図を参照して、はんだ付不良の例を説明す
る。この第６図と参照符３０で示す部分は、銅製
のランド２の表面にはんだが付着しておらず、そ
のランドが露出しており、はんだ欠如の状態を示
している。また参照符３１で示すように、ランド
２のはんだの量が不足しており、はんだ不足の状
態となつていることもある。このようなはんだ欠
如およびはんだ不足の状態を、本発明によつて、
検査することができる。 An example of defective soldering will be explained with reference to FIG. In the part shown in FIG. 6 and indicated by reference numeral 30, no solder is attached to the surface of the copper land 2, and the land is exposed, indicating a state of lack of solder. Further, as indicated by reference numeral 31, the amount of solder on land 2 is insufficient, and there may be a situation where solder is insufficient. The present invention can solve such solder shortage and solder shortage conditions.
Can be inspected.
第２図は、本発明の一実施例のブロツク図であ
る。工業用テレビカメラ５，６から入力された画
像信号は、２値化部１３，１４において２値化さ
れ、ウインドウ内演算部１５，１６にそれぞれ与
えられる。ずれ検査用ウインドウ１７およびはん
だ付検査用ウインドウ１８は、処理部１９に接続
されるウインドウ発生部２０によつて設定され
る。ウインドウ内演算部１５，１６において、ウ
インドウ発生部２０からのウインドウ信号と比較
され、後述するようにずれ検査用ウインドウ１７
およびはんだ付検査用ウインドウ１８内の面積が
演算される。この演算結果は、処理部１９に与え
られ、処理部１９においてチツプ部品３のずれ
や、はんだ付状態の良否が判定される。 FIG. 2 is a block diagram of one embodiment of the present invention. Image signals input from industrial television cameras 5 and 6 are binarized in binarization units 13 and 14, and provided to in-window calculation units 15 and 16, respectively. The misalignment inspection window 17 and the soldering inspection window 18 are set by a window generation section 20 connected to the processing section 19. In the window calculation units 15 and 16, the window signal from the window generation unit 20 is compared with the window signal from the window generation unit 20, and as will be described later, the deviation inspection window 17 is
And the area within the soldering inspection window 18 is calculated. This calculation result is given to the processing section 19, where it is determined whether the chip component 3 is misaligned or whether the soldering condition is good or bad.
第３図は、本発明に従うチツプ部品３のはんだ
付検査方法に従うフローチヤートである。ステツ
プn1において、ウインドウ発生部２０によつて
ずれ検査用ウインドウ１７およびはんだ付検査用
ウインドウ１８が設定される。ステツプn2では
第５図１の画面において、ずれ検査用ウインドウ
１７によつてチツプ部品３のずれを検査する。次
にステツプn3では第４図１の画面においてチツ
プ部品３の前記ずれに応じて、はんだ付検査用ウ
インドウ１８が修正される。その後、ステツプ
n4において、はんだ付検査用ウインドウ１８内
のはんだ付状態が検査される。 FIG. 3 is a flowchart illustrating a soldering inspection method for chip components 3 according to the present invention. In step n1, the window generating section 20 sets a misalignment inspection window 17 and a soldering inspection window 18. In step n2, the displacement of the chip component 3 is inspected using the displacement inspection window 17 on the screen shown in FIG. Next, in step n3, the soldering inspection window 18 on the screen shown in FIG. 4 is corrected in accordance with the displacement of the chip component 3. Then step
At n4, the soldering state within the soldering inspection window 18 is inspected.
第４図は、はんだ付検査用ウインドウ１８の設
定および修正状態を示す図である。撮像領域は仮
想線２１で示されている。チツプ部品３が接続さ
れる一対のランド２内に亘つて縦ずれ検査用ウイ
ンドウ１７ａ，１７ｂが配置され、縦ずれ検査用
ウインドウ１７ａ，１７ｂの両側に、横ずれ検査
用ウインドウ１７ｃ，１７ｄ，１７ｅ，１７ｆ
が、縦ずれ検査用ウインドウ１７ａ，１７ｂの配
列方向（第４図１の上下方向）に配置されてい
る。このようなずれ検査用ウインドウ１７は、ウ
インドウ発生部２０によつて設定されて、ウイン
ドウ内演算部１５に与えられる。このウインドウ
内演算部１５における演算結果に基づいて一対の
はんだ付検査用ウインドウ１８が、第４図２およ
び第４図３に示されるように修正される。ウイン
ドウ発生部２０から発生されるはんだ付検査用ウ
インドウ１８は、チツプ部品３が重なるランド２
の部分２２に対応した第１領域１８ａ、およびチ
ツプ部品３にはんだ付されるべきランド２の部分
２３に対応した第２領域１８ｂとから成り、はん
だ付検査用ウインドウ１８は、ランド２と同一の
大きさ、形状を有する。ウインドウ１７ａは、チ
ツプ部品３の電極端子３ａとランド２との間に亘
つて、第４図１に示されるように設定される。こ
のずれ検査用ウインドウ１７ａから、チツプ部品
３の電極端子３ａのエツジ位置３ａ１が検出さ
れ、この結果、次に述べるように、はんだ付検査
用ウインドウ１８の大きさを、電極端子３ａのエ
ツジ位置３ａ１を起点としてはんだ付されるラン
ド２の部分２３の大きさを有する第２領域１８ｂ
のみに修正して、その第２領域１８ｂをはんだ付
されるべき領域として設定する。 FIG. 4 is a diagram showing the setting and modification state of the soldering inspection window 18. The imaging area is indicated by a virtual line 21. Vertical misalignment inspection windows 17a, 17b are arranged across the pair of lands 2 to which the chip component 3 is connected, and lateral misalignment inspection windows 17c, 17d, 17e, 17f are arranged on both sides of the vertical misalignment inspection windows 17a, 17b.
are arranged in the arrangement direction of the vertical deviation inspection windows 17a and 17b (vertical direction in FIG. 41). Such a shift inspection window 17 is set by the window generation section 20 and provided to the in-window calculation section 15. Based on the calculation results of the in-window calculation section 15, the pair of soldering inspection windows 18 are modified as shown in FIGS. 42 and 4. The soldering inspection window 18 generated from the window generating section 20 is located at the land 2 where the chip component 3 overlaps.
The soldering inspection window 18 consists of a first area 18a corresponding to the part 22 of the land 2 and a second area 18b corresponding to the part 23 of the land 2 to be soldered to the chip component 3. It has size and shape. The window 17a is set between the electrode terminal 3a of the chip component 3 and the land 2 as shown in FIG. 4. The edge position 3a1 of the electrode terminal 3a of the chip component 3 is detected from this misalignment inspection window 17a, and as a result, as described below, the size of the soldering inspection window 18 can be adjusted to the edge position 3a1 of the electrode terminal 3a. A second region 18b having the size of the portion 23 of the land 2 to be soldered starting from
The second area 18b is set as the area to be soldered.
第１図および第５図を参照して、チツプ部品３
のはんだ付状態を検査する過程を説明する。印刷
配線基板１上の一対のランド２にチツプ部品３の
両端部におけるはんだ付状態を検査するにあたつ
ては、まずランド２にはんだ付されたチツプ部品
３付近を、水平拡散光２９を照射して撮像し、第
５図１に示される画像を得る。次いでウインドウ
内演算部１５において、ランド２間に亘るチツプ
部品３のずれを演算する。この演算結果に基づい
てチツプ部品３の位置を測定し、はんだ付検査用
ウインドウ１８内にチツプ部品３の電極端子３ａ
が入らないような形状に修正する。このように修
正されたはんだ付検査用ウインドウ１８のはんだ
付されるべき領域２３に対応した第２領域１８ｂ
のはんだ付状態を検査するにあたつては、チツプ
部品３付近に垂直落射光２８を照射する。このと
き得られる画像は第５図２に示されている。一対
のランド２におけるはんだ不足部分２５およびは
んだ欠如部分２６の２値化像は、青色透過用フイ
ルタ８を介して工業用テレビカメラ５によつて撮
像したとき、第５図３で示されるような画像が得
られる。この画像では、はんだ不足部分２５は現
われるがはんだ欠如部分２６は現われない。一
方、赤色透過用フイルタ１１を介して工業用テレ
ビカメラ６で撮像したときの２値化像は第５図４
で示される画像となる。この画像では、はんだ不
足部分２５およびはんだ欠如部分２６がともに現
われる。はんだ不足部分２５とはんだ欠如部分２
６を区別して検査するにあたつては、第５図４の
２値化像から第５図３の２値化像を引いて、第５
図５に示される画像を得る。この画像によつては
んだ欠如部分２６のみを検出することが可能とな
る。 With reference to FIGS. 1 and 5, chip part 3
The process of inspecting the soldering condition of When inspecting the soldering condition at both ends of the chip component 3 to the pair of lands 2 on the printed wiring board 1, first, the vicinity of the chip component 3 soldered to the land 2 is irradiated with horizontal diffused light 29. The image shown in FIG. 5 is obtained. Next, the in-window calculating section 15 calculates the deviation of the chip component 3 between the lands 2. Based on this calculation result, the position of the chip component 3 is measured, and the electrode terminal 3a of the chip component 3 is placed inside the soldering inspection window 18.
Correct the shape so that it does not fit. The second area 18b of the soldering inspection window 18 that has been modified in this way corresponds to the area 23 to be soldered.
When inspecting the soldering condition of the chip component 3, vertical incident light 28 is irradiated onto the vicinity of the chip component 3. The image obtained at this time is shown in FIG. Binarized images of the solder-deficient portions 25 and the solder-deficient portions 26 in the pair of lands 2 are as shown in FIG. An image is obtained. In this image, the solder missing portion 25 appears, but the solder missing portion 26 does not appear. On the other hand, the binarized image taken by the industrial television camera 6 through the red transmission filter 11 is shown in FIG.
The image will be shown as . In this image, both the solder-deficient portion 25 and the solder-deficient portion 26 appear. Solder missing area 25 and solder missing area 2
In order to distinguish and inspect 6, subtract the binarized image of Fig.
The image shown in FIG. 5 is obtained. This image makes it possible to detect only the solder missing portion 26.
このようにはんだ付検査用ウインドウ１８を修
正可能とすることによつて、チツプ部品３のずれ
に対処することができ、したがつて第５図２、第
５図３、第５図４で示されるようなチツプ部品３
の端子部分２７の像を、はんだ不足部分と誤判定
してしまうことが防がれる。すなわちはんだ付検
査用ウインドウ１８は、チツプ部品と重なるラン
ド２の部分２２に対応した第１領域１８ａと、は
んだ付されるランド２の部分２３に対応した第２
領域１８ｂとから成り、ランド２と同一の大き
さ、形状を有し、ずれ検査用ウインドウ１７ａに
よつて、チツプ部品３の電極端子３ａのエツジ位
置３ａ１を検出して、前述の第２領域１８ｂのみ
となるように、はんだ付検査用ウインドウ１８を
設定し、その第２領域１８ｂを、はんだ付される
べき領域として設定し、そのはんだ付されるべき
領域のはんだ付状態を検査するようにしたので、
はんだ付検査を、比較的小さい前記第２領域１８
ｂのみの画像処理で達成することができ、画像処
理演算が短くてすむ。したがつて電極端子３ａの
はんだの有無は検査されず、また電極端子３ａの
像２７（第５図参照）をはんだ不足などと誤判定
することを防ぐことができる。 By making the soldering inspection window 18 modifiable in this way, it is possible to deal with misalignment of the chip component 3, and therefore, as shown in FIGS. 52, 53, and 54, Chip parts 3
This prevents the image of the terminal portion 27 from being mistakenly determined to be a solder-deficient portion. That is, the soldering inspection window 18 has a first area 18a corresponding to the portion 22 of the land 2 overlapping with the chip component, and a second area 18a corresponding to the portion 23 of the land 2 to be soldered.
The edge position 3a1 of the electrode terminal 3a of the chip component 3 is detected by the deviation inspection window 17a, and the edge position 3a1 of the electrode terminal 3a of the chip component 3 is detected. The soldering inspection window 18 is set so that the second area 18b is the area to be soldered, and the soldering state of the area to be soldered is inspected. So,
The soldering inspection is performed on the relatively small second area 18.
This can be achieved by image processing only for b, and the image processing calculations can be short. Therefore, the presence or absence of solder on the electrode terminal 3a is not inspected, and it is possible to prevent the image 27 (see FIG. 5) of the electrode terminal 3a from being erroneously determined to be lacking in solder.
効 果
以上のように本発明によれば、ランド２にはん
だ付されたチツプ部品３付近を撮像し、その撮像
結果に基づいて、画像演算処理によつて少なくと
も電極端子３ａとランド２との間に亘るずれ検査
用ウインドウ１７ａを設定し、このずれ検査用ウ
インドウ１７ａ内にあるチツプ部品３の電極端子
３ａのエツジ位置３ａ１を検出し、ランド２のチ
ツプ部品３が重なる部分２２およびチツプ部品３
にはんだ付されるべき部分２３とにそれぞれ対応
した第１領域１８ａと第２領域１８ｂとから成る
はんだ付検査用ウインドウ１８を設定し、ずれ検
査用ウインドウ１７ａ内にあるチツプ部品３の電
極端子３ａのエツジ位置３ａ１の検出結果に基づ
いてはんだ付検査用ウインドウ１８の前記第２領
域１８ｂのみに対応したはんだ付されるべき領域
を設定し、このはんだ付されるべき領域のはんだ
付状態を検査するようにしたことによつて、チツ
プ部品３のずれに起因したはんだ付状態の誤判定
が防止されるとともに、高精度かつ確実にチツプ
部品のはんだ付状態を検査することができる。こ
のようにして、はんだ付検査用ウインドウ１８の
第２領域１８ｂのみにおけるはんだ付状態の検査
を行えばよいので、画像処理の時間が短くてすむ
という優れた効果が達成され、したがつて生産ラ
インにおいて、生産性の向上が図られる結果にな
る。Effects As described above, according to the present invention, the vicinity of the chip component 3 soldered to the land 2 is imaged, and based on the imaging result, the area between at least the electrode terminal 3a and the land 2 is The edge position 3a1 of the electrode terminal 3a of the chip component 3 within the window 17a is set, and the edge position 3a1 of the electrode terminal 3a of the chip component 3 within the window 17a is detected.
A soldering inspection window 18 consisting of a first area 18a and a second area 18b corresponding to the portion 23 to be soldered is set, and the electrode terminal 3a of the chip component 3 located within the misalignment inspection window 17a is set. An area to be soldered corresponding only to the second area 18b of the soldering inspection window 18 is set based on the detection result of the edge position 3a1, and the soldering state of this area to be soldered is inspected. By doing so, erroneous determination of the soldering state due to displacement of the chip component 3 can be prevented, and the soldering state of the chip component can be inspected with high precision and reliability. In this way, it is only necessary to inspect the soldering state in the second area 18b of the soldering inspection window 18, so an excellent effect is achieved in that the time required for image processing is shortened, and therefore the production line This results in improved productivity.
しかも本発明によれば、このようなはんだ付検
査用ウインドウ１８を設定し、その第２領域１８
ｂのみに修正して、はんだ付状態を検査するよう
にしたので、チツプ部品３の電極端子３ａのはん
だの有無を検査することがなく、また前述の第５
図の電極端子３ａの像２７をはんだ不足などと誤
判定することがなく、チツプ部品のはんだ付状態
を高精度で検査することが可能になる。 Moreover, according to the present invention, such a soldering inspection window 18 is set, and the second area 18 is
Since only the part b was modified to inspect the soldering condition, there is no need to inspect the presence or absence of solder on the electrode terminal 3a of the chip component 3, and the fifth
The image 27 of the electrode terminal 3a shown in the figure is not erroneously determined to be insufficient solder, and the soldered state of chip components can be inspected with high precision.
第１図は本発明の一実施例の断面図、第２図は
本発明の一実施例のブロツク図、第３図は検査過
程を示すフローチヤート、第４図ははんだ付検査
用ウインドウ１８の修正状態を示す図、第５図は
水平拡散光および垂直落射光によつて得られる２
値化像を示す図、第６図ははんだ欠如およびはん
だ不足の状態をそれぞれ示す断面図である。
２……ランド、３……チツプ部品、４……はん
だ、５，６……工業用テレビカメラ、１３，１４
……２値化部、１５，１６……ウインドウ内演算
部、１７……ずれ検査用ウインドウ、１８……は
んだ付検査用ウインドウ、１９……処理部、２０
……ウインドウ発生部。
FIG. 1 is a sectional view of an embodiment of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a flowchart showing the inspection process, and FIG. 4 is a diagram of the soldering inspection window 18. A diagram showing the correction state, FIG.
FIG. 6, which is a diagram showing a value image, is a cross-sectional view showing a solder deficiency state and a solder shortage state, respectively. 2... Land, 3... Chip parts, 4... Solder, 5, 6... Industrial television camera, 13, 14
...Binarization section, 15, 16...In-window calculation section, 17...Window for misalignment inspection, 18...Window for soldering inspection, 19...Processing section, 20
...Window generation part.
Claims (1)
１上のランド２にはんだ付した状態を検査するた
めのチツプ部品のはんだ付検査方法であつて、 ランド２にはんだ付されたチツプ部品３付近を
撮像し、 その撮像結果に基づいて、画像演算処理によつ
て、少なくとも前記電極端子３ａとランド２との
間に亘つてずれ検査用ウインドウ１７ａを設定
し、 印刷配線基板１上のチツプ部品３に光を照射
し、その反射光を検出することによつて、前記ず
れ検査用ウインドウ１７ａからチツプ部品３の前
記電極端子３ａのエツジ位置３ａ１を検出し、 次に、前記撮像結果に基づいて、チツプ部品３
と重なるランド２の部分２２に対応した第１領域
１８ａ、およびはんだ付されるランド２の部分２
３に対応した第２領域１８ｂとから成るランド２
と同一の大きさ、形状を有するはんだ付検査用ウ
インドウ１８を設定し、 前記はんだ付検査用ウインドウ１８の大きさ
を、前記電極端子３ａのエツジ位置３ａ１を起点
としてはんだ付されるランド２の部分２３の大き
さを有する前記第２領域１８ｂのみに修正して、
その第２領域１８ｂをはんだ付されるべき領域と
して設定し、 このはんだ付されるべき領域のはんだ付状態を
検査することを特徴とするチツプ部品のはんだ付
検査方法。[Scope of Claims] 1. A chip component soldering inspection method for inspecting the state in which an electrode terminal 3a of a chip component 3 is soldered to a land 2 on a printed wiring board 1, comprising: The vicinity of the chip component 3 is imaged, and based on the imaged result, a misalignment inspection window 17a is set at least between the electrode terminal 3a and the land 2 through image calculation processing, and the printed wiring board 1 is By irradiating the upper chip component 3 with light and detecting the reflected light, the edge position 3a1 of the electrode terminal 3a of the chip component 3 is detected from the shift inspection window 17a, and then the imaging Based on the results, chip parts 3
The first region 18a corresponds to the portion 22 of the land 2 that overlaps with the first region 18a, and the portion 2 of the land 2 to be soldered.
Land 2 consisting of a second area 18b corresponding to 3.
A soldering inspection window 18 having the same size and shape as the soldering inspection window 18 is set, and the size of the soldering inspection window 18 is set as the portion of the land 2 to be soldered starting from the edge position 3a1 of the electrode terminal 3a. By modifying only the second region 18b having a size of 23,
A soldering inspection method for chip parts, which is characterized in that the second area 18b is set as an area to be soldered, and the soldering condition of this area to be soldered is inspected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11360984A JPS60256004A (en) | 1984-06-01 | 1984-06-01 | Testing device of soldered condition of chip part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11360984A JPS60256004A (en) | 1984-06-01 | 1984-06-01 | Testing device of soldered condition of chip part |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60256004A JPS60256004A (en) | 1985-12-17 |
| JPH0437923B2 true JPH0437923B2 (en) | 1992-06-22 |
Family
ID=14616552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11360984A Granted JPS60256004A (en) | 1984-06-01 | 1984-06-01 | Testing device of soldered condition of chip part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256004A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0663751B2 (en) * | 1986-03-19 | 1994-08-22 | 東京エレクトロン株式会社 | Electronic component recognition method |
| JPH061165B2 (en) * | 1986-06-23 | 1994-01-05 | 松下電工株式会社 | Chip parts appearance inspection method |
| JPH0785012B2 (en) * | 1986-07-26 | 1995-09-13 | シグマツクス株式会社 | Object recognition device |
| JPH083471B2 (en) * | 1988-08-03 | 1996-01-17 | 松下電器産業株式会社 | Solder fillet inspection method |
| JP4648660B2 (en) * | 2004-07-21 | 2011-03-09 | 大日本スクリーン製造株式会社 | Acquisition of surface area arrangement of objects by image segmentation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163807A (en) * | 1981-04-01 | 1982-10-08 | Mitsubishi Electric Corp | Shape detector |
| JPS57208404A (en) * | 1981-06-19 | 1982-12-21 | Hitachi Ltd | Configuration detecting method |
| JPS5842906A (en) * | 1981-09-08 | 1983-03-12 | Eiwa Denki Kk | Optical external shape inspecting device |
| JPS58190708A (en) * | 1982-04-30 | 1983-11-07 | Fuji Electric Co Ltd | Reference position deciding system in x-y two-dimensional picture |
-
1984
- 1984-06-01 JP JP11360984A patent/JPS60256004A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163807A (en) * | 1981-04-01 | 1982-10-08 | Mitsubishi Electric Corp | Shape detector |
| JPS57208404A (en) * | 1981-06-19 | 1982-12-21 | Hitachi Ltd | Configuration detecting method |
| JPS5842906A (en) * | 1981-09-08 | 1983-03-12 | Eiwa Denki Kk | Optical external shape inspecting device |
| JPS58190708A (en) * | 1982-04-30 | 1983-11-07 | Fuji Electric Co Ltd | Reference position deciding system in x-y two-dimensional picture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60256004A (en) | 1985-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3026981B2 (en) | Compensation system for inspection of potentially distorted printed circuit boards | |
| JPH0437923B2 (en) | ||
| JP2012002681A (en) | Solder inspection method | |
| JP2007242944A (en) | Method and device for evaluating solder wettability | |
| JPH0481724B2 (en) | ||
| JP3335715B2 (en) | Via hole inspection equipment | |
| JPH0372249A (en) | X-ray soldering inspecting device | |
| JP4158489B2 (en) | Soldering inspection device | |
| JP2003224354A (en) | Soldering appearance inspection method and apparatus thereof | |
| JP2570508B2 (en) | Soldering inspection equipment | |
| JP2629798B2 (en) | Board inspection equipment | |
| JP3480187B2 (en) | Inspection method for electronic component misalignment | |
| JPH067105B2 (en) | Soldering appearance inspection method | |
| JPH0996611A (en) | Apparatus for visual inspection of soldering and visual inspection method | |
| JPH029506B2 (en) | ||
| JP2000088524A (en) | Confirming apparatus for fitted component | |
| JP2739739B2 (en) | Misalignment inspection device | |
| JP3124603B2 (en) | Chip part soldering inspection method | |
| JPH02297048A (en) | Method for inspecting appearance of soldering for printed board | |
| JPH09178445A (en) | Terminal bend check device of electronic parts | |
| JPH0375045B2 (en) | ||
| JPS63167208A (en) | Surface unevenness inspecting instrument | |
| JPH0599643A (en) | Method for x-ray inspection of soldering portion | |
| JP3419263B2 (en) | Inspection method for electronic component misalignment | |
| JPH06117828A (en) | Method of detecting soldering defect of discrete part |