JPS60254747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60254747A JPS60254747A JP11144984A JP11144984A JPS60254747A JP S60254747 A JPS60254747 A JP S60254747A JP 11144984 A JP11144984 A JP 11144984A JP 11144984 A JP11144984 A JP 11144984A JP S60254747 A JPS60254747 A JP S60254747A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- initial oxide
- bird
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくはＬＯＧＯＳ工
程においてバーズビーク（ｂｉｒｄ’ｓ ｂｅａｋ）を
減少させる方法に関する。
程においてバーズビーク（ｂｉｒｄ’ｓ ｂｅａｋ）を
減少させる方法に関する。
（２ン技術の背景
半導体装置の製造において活性領域分離用のフィールド
酸化膜を形成するためのＬＯＧＯ５工程を第１図の断面
図を参照して説明すると、先ず同図（ａｌに示される如
くシリコン基板１上に例えば１０００℃の熱酸化によっ
て二酸化シリコン（５ｉＯ２）膜２を数１００人の厚さ
に形成しくこの酸化膜は初期酸化膜と呼称される）、そ
の上にシリコンナイトライド膜３ （Ｓｉ３Ｎｇ膜、以
下窒化膜と略称する）を例えば化学気相成長（ＣＶＤ）
法で１０００〜１５００人の膜厚に被着する。
酸化膜を形成するためのＬＯＧＯ５工程を第１図の断面
図を参照して説明すると、先ず同図（ａｌに示される如
くシリコン基板１上に例えば１０００℃の熱酸化によっ
て二酸化シリコン（５ｉＯ２）膜２を数１００人の厚さ
に形成しくこの酸化膜は初期酸化膜と呼称される）、そ
の上にシリコンナイトライド膜３ （Ｓｉ３Ｎｇ膜、以
下窒化膜と略称する）を例えば化学気相成長（ＣＶＤ）
法で１０００〜１５００人の膜厚に被着する。
次に同図（ｂｌに示される如く、窒化膜３をパターニン
グする。
グする。
次いで９００℃の湿酸素雰囲気中での熱処理によってフ
ィールド酸化膜４を６０００〜７０００人の厚さに形成
する（同図（Ｃ））。
ィールド酸化膜４を６０００〜７０００人の厚さに形成
する（同図（Ｃ））。
最後に全面エツチングで窒化膜３と初期酸化膜２を除去
する（同図（ｄ））。第１図（Ｃ１のフィールド酸化膜
４の点線から上の部分が初期酸化膜であったものである
が、それがエツチングされるのでフィールド酸化１＊４
はその分だけ薄くなる。
する（同図（ｄ））。第１図（Ｃ１のフィールド酸化膜
４の点線から上の部分が初期酸化膜であったものである
が、それがエツチングされるのでフィールド酸化１＊４
はその分だけ薄くなる。
ここで第１図（ｂ） 、 （Ｃ１、（ｄ）を比較すると
、フィールド酸化膜４の領域は同図（ｂ）に点線Ｉ、
Ｉで示される如くに設定したのであるが、同図（Ｃ１の
段階（この段階を以下に全面エンチングなしという）で
フイールド酸化膜は点線■、■で示すところまで拡がっ
ている。そして同図（ｄｌの段階（この段階を以下に全
面エツチングありという）でフィールド酸化膜は図に点
線■、■で示すところまで縮小しているが、この点線Ｉ
と■との間の部分をバーズビークと呼称する。
、フィールド酸化膜４の領域は同図（ｂ）に点線Ｉ、
Ｉで示される如くに設定したのであるが、同図（Ｃ１の
段階（この段階を以下に全面エンチングなしという）で
フイールド酸化膜は点線■、■で示すところまで拡がっ
ている。そして同図（ｄｌの段階（この段階を以下に全
面エツチングありという）でフィールド酸化膜は図に点
線■、■で示すところまで縮小しているが、この点線Ｉ
と■との間の部分をバーズビークと呼称する。
フィールド酸化膜４をアイソレーション領域としてその
隣りに第１図（ｄ）に示される如く活性領域が存在し、
そこにトランジスタなどの素子が作られるのであるが、
バーズビークの分だけ活性領域が狭くなるので、バーズ
ビークを小にするについての研究がなされている。なお
第１図（ｄ）において、５と６はソースとドレイン、７
はゲート酸化膜、８はゲート電極を示す。
隣りに第１図（ｄ）に示される如く活性領域が存在し、
そこにトランジスタなどの素子が作られるのであるが、
バーズビークの分だけ活性領域が狭くなるので、バーズ
ビークを小にするについての研究がなされている。なお
第１図（ｄ）において、５と６はソースとドレイン、７
はゲート酸化膜、８はゲート電極を示す。
（３）従来技術と問題点
従来のＬＯＧＯ３工程で、バーズビーク゛を減少させる
には、初期酸化膜を薄くすれば良いことが知られている
。第２図と第３図は初期酸化膜の膜厚（横軸にとる）と
バーズビーク（縦軸にとる）の関係を示す線図で、第２
図は第１図（Ｃ）に示す全面エツチングなしの段階、第
３図は第１図（ｄｌに示す全面エツチングありの段階に
おけるもので、それぞれの図における曲線Ａと曲線Ｃは
従来の工程における前記の関係を示す。
には、初期酸化膜を薄くすれば良いことが知られている
。第２図と第３図は初期酸化膜の膜厚（横軸にとる）と
バーズビーク（縦軸にとる）の関係を示す線図で、第２
図は第１図（Ｃ）に示す全面エツチングなしの段階、第
３図は第１図（ｄｌに示す全面エツチングありの段階に
おけるもので、それぞれの図における曲線Ａと曲線Ｃは
従来の工程における前記の関係を示す。
しかし、初期酸化膜を薄くすると、窒化膜のエツチング
のときに基板シリコンが損傷される問題がある。
のときに基板シリコンが損傷される問題がある。
（４）発明の目的
本発明は上記従来の問題に鑑み、初期酸化膜を薄くする
ことなしにバーズビークを減少させる方法を提供するこ
とを目的とする。
ことなしにバーズビークを減少させる方法を提供するこ
とを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、半導体基板上に初期
酸化膜を形成しそれをＮＨ３雰囲気中で熱処理する工程
、前記酸化膜上に次の熱処理のマスクとなる膜を設けそ
れをバターニングする工程および前記基板を熱処理して
活性領域分離用酸化膜を形成する工程を含むことを特徴
とする半導体装置の製造方法を提供することによって達
成される。
酸化膜を形成しそれをＮＨ３雰囲気中で熱処理する工程
、前記酸化膜上に次の熱処理のマスクとなる膜を設けそ
れをバターニングする工程および前記基板を熱処理して
活性領域分離用酸化膜を形成する工程を含むことを特徴
とする半導体装置の製造方法を提供することによって達
成される。
（６）発明の実施例
以下本発明実施例を図面によって詳説する。
本発明の方法は次の工程で実施する。
先ず従来の場合と同様に初期酸化膜を５００人の膜厚に
形成する。
形成する。
次いで、ＮＨ３雰囲気中で１１００℃で６０分熱処理（
アニール）をなす。
アニール）をなす。
しかる後に従来と同様第１図（ａｌに示される如く窒化
膜を１０００人の膜厚に成長する。以下、窒化膜のバタ
ーニング、フィールド酸化は第１図（ｂｌ 、 （Ｃ１
。
膜を１０００人の膜厚に成長する。以下、窒化膜のバタ
ーニング、フィールド酸化は第１図（ｂｌ 、 （Ｃ１
。
（ｄ）を参照して説明した従来の場合と同様になす。
本発明の方法を実施した場合の結果は、第２図と第３図
に曲線ＢとＤで示す。従来はバーズピークツ幅が０．５
〜０．６μｍであったものが、本発明によるときは０．
３〜０．４μｍに減少せしめられ、半導体装置の高集積
化にきわめて効果的であることが実証された。
に曲線ＢとＤで示す。従来はバーズピークツ幅が０．５
〜０．６μｍであったものが、本発明によるときは０．
３〜０．４μｍに減少せしめられ、半導体装置の高集積
化にきわめて効果的であることが実証された。
（７）発明の効果
以上詳細に説明した如く本発明によれば、高集積ＬＳＩ
において最も深刻な問題であったバーズビークが減少せ
しめられ、しかもそれは基板シリコンを損傷することな
しに達成されるので、半導体装置の高集積化のみならず
信頼性向上に効果大である。
において最も深刻な問題であったバーズビークが減少せ
しめられ、しかもそれは基板シリコンを損傷することな
しに達成されるので、半導体装置の高集積化のみならず
信頼性向上に効果大である。
第１図はＬＯＧＯ５工程を示す断面図、第２図と第３図
は初期酸化膜の膜厚とバーズビークの関係を示す線図で
ある。 １−シリコン基板、２−初期酸化膜、
は初期酸化膜の膜厚とバーズビークの関係を示す線図で
ある。 １−シリコン基板、２−初期酸化膜、
Claims (1)
- 半導体基板上に初期酸化膜を形成しそれをＮＨ３雰囲気
中で熱処理する工程、前記酸化膜上に次の熱処理のマス
クとなる膜を設けそれをパターニングする工程および前
記基板を熱処理して活性領域分離用酸化膜を形成する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144984A JPS60254747A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144984A JPS60254747A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254747A true JPS60254747A (ja) | 1985-12-16 |
Family
ID=14561485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11144984A Pending JPS60254747A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254747A (ja) |
-
1984
- 1984-05-31 JP JP11144984A patent/JPS60254747A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644563B2 (ja) | シリコン基板上で半導体素子を分離する方法 | |
| US5661072A (en) | Method for reducing oxide thinning during the formation of a semiconductor device | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS60254747A (ja) | 半導体装置の製造方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPH0350730A (ja) | 半導体装置 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| JPS61296741A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| KR940006082B1 (ko) | 반도체 소자의 분리(isolation) 방법 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPH0216019B2 (ja) | ||
| JPH0661221A (ja) | 集積回路内の局所フィールド酸化物を形成する方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPS6257228A (ja) | 半導体装置の製造方法 | |
| JPH05217996A (ja) | メサ型半導体素子の形成方法 | |
| JPS641065B2 (ja) | ||
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS6329553A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPS59231833A (ja) | 半導体装置及びその製造法 |