JPS6025243A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6025243A
JPS6025243A JP58134029A JP13402983A JPS6025243A JP S6025243 A JPS6025243 A JP S6025243A JP 58134029 A JP58134029 A JP 58134029A JP 13402983 A JP13402983 A JP 13402983A JP S6025243 A JPS6025243 A JP S6025243A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
chip
electrodes
vessel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58134029A
Other languages
English (en)
Inventor
Tadashi Tachibana
立花　董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58134029A priority Critical patent/JPS6025243A/ja
Publication of JPS6025243A publication Critical patent/JPS6025243A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋ａ）　発明の技術分野 本発明は半導体装置のうち、特にボンディングワイヤ配
線構造に関する。
ｆｂｌ　従来技術と問題点 半導体集積回路（ＩＣ）は高度に集積化され、また半導
体チップは高密度化されている。このような高集積化傾
向は回路の高速動作に適うものであるから、今後益々進
行する方向にあることは疑う余地がない。
従って、半導体チップは外形寸法が余り大きくならずに
、内臓する回路が増加することになる。
且つ、半導体容器６収容可能な出来るだけ小さし）容器
に取りつける方が配線が短（なってＩＣの特性向上に寄
与する。
第１図は従来のＩＣの一実施例の組立平面図で、Ｄ　Ｉ
　Ｐ２Ｏ（１６本の外部リード端子を有するデュアルイ
ンライン）型パッケージに組み込んだ例を示している。
１は半導体チップ１０上の接続バンド。
２は半導体容器２０上の接続電極で、ボンディングワイ
ヤ３は接続バンド１と接続電極２とをボンディング（繋
ぐ）しており、２１は外部リード端子である。一般にボ
ンディングワイヤ３は直径２０〜３０μｍのアルミニウ
ム線又は金線が用いられる。
このようなＩＣパッケージにおいて、外部リード端子間
の間隔Ｒ３は規格化されており、例えば間隔Ｒ５は３０
０ｍ１ｌ、　４００ｍ１ｌ、　６００ｍ１１等と決めら
れている。そのために、高集積化して半導体チップが少
し大きくなると半導体チップ１００面積の増加率以上に
大きなＩＣパッケージに収納されることにもなる。従っ
て、従来はこれを勘案し、時には第２図に示すように半
導体チップを横方向に細長い形状にして、横方向の両側
にのみ半導体チップ１ｏ上の接続パッド１と半導体容器
２ｏ上の接続電極２とを設け、両者をボンディングワイ
ヤ３で接続する構造にしている。しかし、このような方
式にも限界があり、余り細長い半導体チップ１ｏを作成
するとＩＣパッケージのソリなどが原因してチップとパ
ンケージとの接着が悪くなる問題が起こる。また、半導
体チップ内の配線パターンが長くなることも欠点である
。
（Ｃ１発明の目的 本発明の目的は、このような問題点を解消させる構造の
半導体装置を提案するものである。
＋ｄ＋　発明の構成 その目的は、半導体チップを収容する半導体容器の四部
側壁にボンディングワイヤ接続用の電極を有し、半導体
チップ上に設けられた電極パッドと前記接続電極との間
をボンディングワイヤで接続してなる半導体装置によっ
て達成される。
ｔｅｌ　発明の実施例 以下２図面を参照して実施例によって詳細に説明する。
第３図は本発明にかかる一実施例の組立平面図を示して
おり、第４図はそのＡＡ断面図、第５図はそのＢＢ断面
図である。
図示のように半導体容器２０の内部に形成した接続電極
のうち、容器の横方向（長さの長い方向）の接続電極２
は従来と同じく半導体チップ１０の面に平行に形成した
電極である。しかし、容器の縦方向（長さの短い方向）
の接続電極１２は半導体チップの面に対して垂直に形成
した電極、換云すればこの電極は半導体容器の凹部の側
壁に設けられる。このようにすれば、半導体容器のチッ
プ接着面を縦方向に出来るだけ広（設けることができる
から、細長い半導体チップに形成する必要がなく、正方
形に近い方形のチップに形成できる。而も、半導体チッ
プｌＯの全周囲に接続パッド１を設けることができて、
ボンディングワイヤが短くなる上に、半導体チップ内の
配線をも短縮することが可能になる。かくすれば、回路
動作の高速化などＸＣ特性の向上に役立つ。
このような接続電極は半導体セラミック容器を作成する
際にメタライズペーストを塗布し、グリーンシートと同
時に焼成するのみであるから、接続電極１２を有する半
導体容器の作成は容易である。
しかし、ワイヤをボンディングする組立作業は従来とは
異なる方法が用いられる。例えばボンディングツールを
９０”回転させる法、あるいは半導体容器を直角に回転
させてボンディングツールを上下運動だけにする法によ
って対処させる。
上記は半導体容器の縦方向にのみ本発明にかかる接続電
極１２を形成した例であるが、半導体容器のすべての接
続電極を本発明にかかる接続電極１２としてもよい。そ
の場合は更に小型の半導体容器を使用することができる
。
（ｆｌ　発明の効果 以上の実施例から明らかなように、本発明によればＩＣ
は小型化した半導体容器に封入されて、ＩＣの性能を一
層向上することができるものである。　。
【図面の簡単な説明】
第１図および第２図は従来の半導体装置の組立平面図、
第３図は本発明にがかる一実施例の組立平面図、第４図
はそのＡＡ断面図、第５図はそのＢＢ断面図である。 図中、１は電極パッド、２は接続電極、３はボンディン
グワイヤ、１０は半導体チップ、１２は本発明にかかる
接続電極、２０は半導体容器、２１は外部リード端子を
示している。 第１図 第１２図 第３図 第　４図 第５図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを収容する半導体容器の凹部側壁にボンデ
    ィングワイヤ接続用の電極を有し、半導体チップ上に設
    けられた電極バンドと前記接続電極との間をボンディン
    グワイヤで接続してなることを特徴とする半導体装置。
JP58134029A 1983-07-21 1983-07-21 半導体装置 Pending JPS6025243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58134029A JPS6025243A (ja) 1983-07-21 1983-07-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58134029A JPS6025243A (ja) 1983-07-21 1983-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS6025243A true JPS6025243A (ja) 1985-02-08

Family

ID=15118708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58134029A Pending JPS6025243A (ja) 1983-07-21 1983-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS6025243A (ja)

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
JP2603636B2 (ja) 半導体装置
JPH03169062A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JPH0730059A (ja) マルチチップモジュール
JPH0774278A (ja) セラミック・パッケージ組立部品
JPH0221139B2 (ja)
JPH0582582A (ja) 半導体装置
JPS58219757A (ja) 半導体装置
JPS6025243A (ja) 半導体装置
JPS60241228A (ja) 半導体チツプ
JPS6267828A (ja) 半導体デバイスの実装構造
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JPS6154656A (ja) 半導体装置
JP2004031432A (ja) 半導体装置
JPS645893Y2 (ja)
JP2587722Y2 (ja) 半導体装置
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
JPH0199245A (ja) Ｉｃパッケージ
JPS6046041A (ja) 半導体装置
JPS6336686Y2 (ja)
JPH03236245A (ja) 半導体装置
JPS60254755A (ja) 半導体装置用パツケ−ジ
JPH11354713A (ja) 半導体装置及び実装方法