JPS60247172A - ストレ−ジオシロスコ−プ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、アナログ信号をデジタル信号に変換してメモ
リに記憶し、この記憶内容をＣＲＴ等に表示するストレ
ージオシロスコープに関する。

従来、ストレージオシロスコープでハＣＲＴ　管面に蓄
積した電荷を長時間保持し、表示するものが知られてい
る。しかしながらこのようなものでは特殊なＣＲＴを必
要とし、構造も複雑でコストも高価になる。このため、
近時アナログ信号をデジタル信号に変換して、たとえば
半導体メモリに記憶し、この記憶内容を読み出してＣＲ
Ｔに表示する所謂、デゾタルストレーソオシロスコーグ
が知られている。このようにすれば従来の管面蓄積型の
ストレージオシロスコープに比して、表示信号の蓄積時
間を格段に長くでき、特殊なＣＲＴを用いなくともよい
ので寿命も長くでき、かつ回路構成を工夫することによ
って現象の発生以前の観測も可能であシ、出力装置にも
種々の装置を使用することができる。しかしながらこの
ようなデゾタルストレーノオシロスコープでは極めて複
雑な回路構成となる。

また各々の回路は専用回路であるため、種々の機能を付
加する場合、たとえば古い波形を表示したまま新しい波
形を上に重ねて表示するロール機能、補間拡大機能等を
実現するためには、更に回路が複雑になシコストも高価
になる。

第１図は従来のこのような装置の一例を示すブロック図
で水晶振動子等を用いたクロックジェネレータ１の発振
出力を外部から設定される時間軸レンジの設定値に応じ
九分周此のグログラマブル分周器２へ与えて分周する。

そしてこの分周出力をタイミング発生器３、取込みカウ
ンタ４．掃引ダート５およびホールドオフカウンタ６へ
与える。そしてタイミング発生器３から出力するタイミ
ング信号により表示すべきアナログ信号をデジタル信号
に変換するＡ／ｌ）変換器７およびこのデシタル変換出
力を記憶するメモリ８の動作を制御する。

そしてデータの取込動作では、取込みカウンタ４のカウ
ント値をメそリアドレス切換器９を介してメモリ８のア
ドレス端子へ与える。そしてＡ／Ｉ）変換器７のデジタ
ル出力を順次かつエンドレスにメモリ８へ取込んで格納
する。そしてデータの取込み動作を開始後、ホールドオ
フカウンタ６に設定したデータ数の取込みを行なうと、
掃引ダート５の動作が有効となる。そして掃引？−）５
の動作が有効になった後にアナログ信号から抽出したト
リガ信号が掃引ダート５へ入力されると、この掃引ｆ−
）５をオンする。

そして掃引ダート５０オン信号をノリディレィカウンタ
１１へ与え！リディレイ信号で予め設定した数のデジタ
ル出力したデータの取込みを行なった時点で取込みカウ
ンタ４の動作を停止させる。なお取込みカウンタ４の動
作停止時のカウント値をスタートアドレスラッチ１０に
ラッチする。

そしてメモリ８に記憶されたデータを表示する場合は、
クロックツエネレータ１の出力を表示アドレスカウンタ
１２へ与え、このカウント出力を水平用Ｄ／Ａ変換器１
３でアナログ信号に変換して図示しないＣＲＴのＸ軸へ
与える。また表示アドレスカウンタ１２０カウント値を
アドレス加算器１４でスタートアドレスラッチ１０にう
、チした値に加算し、メモリアドレス切換器９を介して
メモリ８のアドレス端子へ与える。

一方、グリディレィカウンタ１１のカウント値が予め設
定した値に達すると、この出力によシ表示時間設定回路
１５を動作させる。そして可変抵抗器１６で設定した期
間だけ、ＣＲＴの２軸を制御してスポットビームの輝度
を上げるとともにメモリアドレス切換器９によシアドレ
ス加算器１４の出力を選択するようにしている。

そしてメモリ８か佼読み出したデータを垂直用Ｄ／Ａ変
換器１７を介してＣＲＴのＹ軸へ与え表示を行なうよう
にしている。

このようにすれば管面蓄積型のストレージオシロスコー
プに比して、蓄積時間をはるかに長くでき、ＣＲＴにも
通常のオシロスコーグト同等のものを使用できるために
管面蓄積型のものに比して長寿命を得られる。また現象
発生以前の観測が可能で、記憶した波形の出力装置とし
て種々の装置を用い得る利点もある。

しかしながらこのようなものでは、第１図からも明らか
なように種々の機能を有する回路を必要とし構成が複雑
になる。また各回路はそれぞれ個有の機能を有する専用
回路であシ、新たな機能として、たとえば古い波形を表
示しつづけたまま新しい波形を上書きするロール機能、
補間拡大機能等を実現するためには更に回路が複雑化し
、コストも高価なものになする。

本発明は上記の事情に鑑みてなされたもので、単−の回
路の機能を多様化し、かつ単一の・々スを多数の回路で
共用して時分割に用いることによ多部品点数を大幅に削
減し、高機能でしかもコストの安価なストレージオシロ
スコープヲ提供することを目的とするものである。

以下本発明の一実施例を第２図乃至第５図を参朋して詳
細に説明する。第２図は全体の構成を示すブロック図で
、Ｚ８０ＣＰＵ（以下ＣＰＵと称す）その周辺素子であ
ルＺ　８０　ＤＭＡ　（以下ＤＭＡＣと略称する）、Ｚ
　８０　ＣＴＣ（以下ＣＴＣト略称する）を用いて構成
したものである。図中２１はＣＰＵ、２２はＤＭＡＣ、
２３はＣＴＣ，２４はメインメモリ、２５はアナログ信
号入力をデジタル信号に変換するＡ／１）変換器、２６
は時間軸レンジの設定信号を入力する入力ポートで、こ
れらをシステムデータバス２７、システムアドレスバス
２８およびシステムコントロールパス２９によシ相互に
並列に接続している。

そして上記システムデータバス２７、システムアドレス
バス２８はスイッチ３θ、３１を介して表示メモリデー
タバス３２、表示メモリアドレスバス３３に接続する。

そして表示メそリデータパス３２には表示メモリ３４お
よび垂直用１）／Ａ変換器３５を接続する。この垂直用
Ｄ／Ａ変換器３５の出力は図示しないＣＲＴのＹ軸へ与
える。そして表示用メモリ３４にはシステムコントロー
ルパス２９を接続して読出し、書込みの制御およびチッ
プの選択を制御する。また表示用メモリ３４のアドレス
端子をスイッチ３１を介してシステムアドレスバス２８
または表示メモリアドレスカウンタ３６へ選択的に接続
している。一方、クロ、クジエネレータ３７で発生した
クロ、り信号をＣＴＣ２ＪのＡｃｈ入力および表示メモ
リアドレスカウンタ３６へ与える。

そしてこの表示メモリアドレスカウンタ３６のカウント
出力を表示メモリ３４のアドレス端子へ与えるとともに
ＣＲＴの２軸へ与えてＣＲＴのスｆ　２　）ビームの輝
度を上げ、さらにストレージ波形表示用掃引回路３８に
よりＣＲＴ　１７）　Ｘ軸へ与える掃引信号を発生する
。

そして３９は掃引ｆｆ−）で、との掃引ｆ−）信号５Ｗ
ｉＪＰ　ＧＡＴＥとＣＴＣ２３のＡｃｈ出力との論理積
を第１のＡＮＤダート４０で得、この論理積出力をＣＴ
Ｃ２３のＢａｈ入カへ与える。そしてＣＴＣ２３のＢａ
ｈ出力をＤＭＡＣ２２のＲＤＹ端子へ与えるとともにダ
ート閉成信号ＧＡＴＥ　ＣＬＯ８Ｂとして掃引ゲート３
９へ与える。そしてＣＴＣ２ＪのＡｃｈ出力をＤＭＡＣ
２２のＷＡＩＴ端子へ与えるとともに第２のＡＮＤグー
）４ＪでＣＰＵ　２　ＪのＢＵ８ＡＫとの論理積を得、
ＣＴＣ２３のＣｅｈの入カヘ与える。なおりＭＡＣ２ｚ
のＢＵ８ＲＱ端子と、ＣＰＵ　２１のＢＵＳ　ＲＱ端子
を接続し、またＣＰＵ　２　ＪのＢＵＳ　ＡＫ両端子Ｄ
ＭＡＣ２２のＢＡＩ端子を接続する。そしてＣＴＣ２３
のＣａｈ出力をホールドオフ信号ＨＯＬＤ　ＯＦＦとし
て掃引ｐ−ト３９へ与える。

しかして、時間軸レンジのデータおよびプリディレィト
リガのデータを入力ポート２６を介して設定する。

なおＡカ変換器２５のデジタル変換出力を場合にＣＲＴ
の表示波形の時間軸に応じた転送速度とする必要がある
。しかしながら一般にＤＭＡＣは大量のデータの高速転
送を目的としているためにデータの転送速度を任意かつ
広範囲に可変することはできない。たとえば８ビ、トの
データバスを有し、多くのシステムに使用されているマ
イクログロセ、すであるＺ−８０ＣＰＵ　（１１番、デ
ィログ社）の周辺ＩＣとしてダイレクトメモリアクセス
のために用いられるＺ−８０ＤＭＡ（型番、ディログ社
）の場合はプログラムによシデータを所定のレジスタに
設定する方法では転送速度は２倍に変化し得るに過ぎな
い。これに対してφ変換器２５のデシタル出力を時間軸
の設定値に対応する速度で転送するためにはその可変幅
は、たとえば１００００倍を必要とする。

そこで入力ポート２６を介して与えられた時間軸のデー
タに応じてカウンタ・タイマ・；ントローラ、たとえば
Ｚ−８００ＴＣ（型番、ディログ社）を用いてそのＡカ
ウンタに所定の分局比を設定する。そしてこのＡカウン
タの入力へ基準となるクロック信号を与えることによシ
、出力には上記クロ、り信号を上記分周比で分周した周
波数の・母ルス信号を得ることができる６またＺ−８０
ＤＭＡにはアクセスタイムの遅いデバイスのためにデー
タ転送を一時停止する゛Ｗロキ端子が設けられている。

そこで上記・母ルス信号を上記ＷＡＩＴ端子へ与えるこ
とによシ第３図に示すタイミング図のようにノ譬ルス信
号が＠Ｌ”レベルでかつその・イルス幅が１サンダルの
転送時間と同じならばこのパルス幅のインターバルで転
送がなされる。

またこのようなストレージオシロスコープでは現象発生
以前の波形観測を行なうためにプリディレィトリガ機能
を有することが望まれる。

そしてこのようなプリディレィトリガ機能では、トリが
信号の有無に係わらず常にψ変換器のデジタル変換出力
をメインメモリ２４に対して連続して書込む必要がある
。しかしながらメインメモリ２４の容量は有限なので第
４図に示すように一定容量のメインメモリ２４に対して
エン−アドレスＥｄＡの次はスタートアドレスＳｔＡが
選択されるようにループ状のエンドレスのメモリマツプ
構造として書込み、読出し動作を行なう。モしてトリガ
入力の入力時点Ｔｐから一定量のデータｎＢｙｔを転送
した時点Ｔｔでデータの転送を終了することによ！Ｄ　
）　ＩＪ　ｆｆ入力の入力時点Ｔ、の前・後の現象をメ
インメモリ２４に記憶することができる。そこで１サン
ダルのデータ転送毎に出力されるＡカウンタの出力パル
スと、トリが信号の入力時に出力される掃引ｙ−トｓｓ
の出力の論理積をアンドゲート４０で得る。そしてこの
アンドゲート４０の論理積出力をｚ−８０ＣＴＣ２３の
Ｂカウンタの入力へ与える。このようにすればＢカウン
タからは、上記アンドゲート４０の論理積出力が与えら
れた後にＢカウンタに設定した設定値のデータ転送を行
なった時点で・ぐルスが出力される。そしてＺ−８０Ｄ
１１１１Ａにはデータ転送を強制的に中断してシステム
パスの制御をＣＰＵへ戻すＲＤＹ端子を設けているので
、とのＲＤＹ端子へ上記Ｚ−８０ＣＴＣＯＢカウンタの
出力を与える。とのようにすればトリが後、予めＢカウ
ンタに設定したデータ量の転送を終了した時点でＺ　−
８０ＤＭＡの動作を停止させることができる。このよう
にＣＰＵ　２　ＪとＤＭＡＧ　２２が時分割にパスを使
用するのでＣＰＵ　２１の動作中ｉ’ｌ：　ＤＭＡＣ２
２は停止状態にある。すなわちＤＭＡ０２２によるデー
タ転送は、ＣＰＵ　ｚ　１がＤＭＡＣ２２にバスを明は
渡した後になされる。ここでＤＭＡＣ２２ヘパスが明は
渡された時点ですでにトリが信号が入力されていると、
ＣＴＣ２３のＢカウンタが動作してメインメモリ２４の
全域に〜巾変換器２５のデシタル変換出力を書き終わら
ないうちにＤＭＡＣ２２が動作を停止してしまう不都合
を生じる。そこでＣＴＣ２ＪのＣカウンタに予め所定の
値を設定し、ＤＭＡＣ２２ヘパスが明は渡された後、い
変換器２５のデジタル変換出力が上記Ｃカウンタの設定
値だけ転送されるまではトリガ動作を禁止するようにし
ている。

このような構成であれば先ずＣＴＣ’２３のＡツカ−１
）Ｉ　Ｒ−ｈ　台　１ノ　Ａ　Ｉ’　−ｈ　ｒ’ｙ　１
ｔ　Ｊ　ｌ！、、：ｈシＪｑ　３１　Ｊｑ　４％定のデ
ータを設定する。そして、　ＤＭＡＣ１１Ｊの転送モー
ドに関して、転送先のメモリの開始アドレス、転送量を
設定し、また転送モードは、　′ＲＤＹ端子ヘノ４ルス
信号を与えられるまでメインメモリへエンドレスかつル
ープ状にデータ転送を行なう繰シ返しモードとする。

次にｃＰＵ２１はＤＭＡ（？　２２ヘシステムパスを明
は渡し、φ変換器２５のデシタル変換出力をメインメモ
リ２４へ転送する。この時点では掃引ダート３９の出力
は″ＩＬ＃レベルでトリガ禁止状態にある。そしてＤＭ
ＡＣ２２によるデータ転送の開始後、　ＣＴＣ２ＪのＣ
カウンタの設定量のデータ転送を行なうと、Ｃカウンタ
の出力、すなわちホールドオフ／４’ルスを掃引ダート
３９へ与え、トリガ禁止を解除する。そしてトリガ信号
ｔ　掃引？　−トｓ　ｙへ与えられるまでデジタル変換
出力のデータ転送がＤＭＡＣ２２によってなされる。そ
してトリガ信号が入力されると、掃引ゲート３９の出力
は１＃レベルになり、ＣＴＣＪ　３のＢカウンタは１サ
ンプルのデーター／Ｊ（斜暴式打る毎に・母ルス信号が
与えられる。またこのとき、同時にトリが禁止状態とな
る。そしてＣＴＣ２３のＢカウンタの設定量のデータ転
送を行なうと、Ｂカウンタ出力はＤＭＡＣ２２のＲＤＹ
端子ヘノクルス信号を与えて強制的にデータ転送を中断
し、ＣＰＵ　２１へ制御を戻す。またこのパルス信号は
掃引ダート３９へも与えデータ転送の中断と同時にその
出力を“Ｌ”にする。

このようにして、時間軸レンジで設定した速さでトリガ
前後の波形をメインメモリ２４へ記憶することができる
。

次にメインメモリ２４の内容を表示する場合は、ＣＰＵ
　２１はＤＭＡＣ２２がデータ転送を中断した時点の直
後のデータを先頭とし、また必要に応じて補間、拡大等
の処理を行なう。そしでＤＭＡＣ２２のＷＡＩＴ端子お
よびＲＤＹ端子を無効とし、かつ予め設定した転送量の
データ転送を終了すると自動的にＣＰＵ　２１へ制御を
戻すブロック転送モードに設定し、表示メモリ３４への
データ転送を準備する。

そしてＣＰＵ　２１は処理を停止し、ストレージ波形表
示用掃引回路３８のスイープエンドを待チ受ケ、スイー
プエンドになると同時にスイッチ３０．３１をオンして
ＤＭＡＣＪ　２によシ表示のブランキング期間中にメイ
ンメモリ２４のデータを高速に表示メモリ３４へ転送す
る。表示メモリ３４のアドレスバス３３は、この高速の
データ転送時以外は常にアドレスカウンタ３６に接続し
ている。そし−でＣＲＴの表示波形はブランキング期間
中に転送するためにチラッキを生じることなく瞬時に新
たに取シ込んだ波形の表示を行なうことができる。そし
て表示波形は次回の波形データが表示メモリへ転送され
るまで継続して表示装置、たとえばＣＲＴに表示される
。

第５図は表示データの転送と、ＣＲＴの表示動作を説明
する波形図である。すなわち、掃引信号による掃引動作
の開始とともにＣＲＴの２軸へ信号を与えて輝度を高め
る。またこのとき、システムデータバス２７、システム
アドレスノ４ス２８と表示メモリデータパルス３２、表
示メモリアドレスバス３３とはスイッチ３０　、、？Ｊ
によシ切離されている。したがって表示メモリ３４の内
容の表示と同時にメインメモリ２４へは〜生変換器２５
の変換出力を順次に取込む。そしてメインメモリ２４の
内容はＣＲＴの２軸のＢＬＡＮＫ期間中にＤＭＡＣ２２
によシ高速に表示メモリ３４へ転送する。したがってＣ
ＰＵは波形の取込み処理を終了するとＢＬＡＮＫＬＡＮ
外動作を停止し、ＢＬＡＮＫＬＡＮ外るとＤＭＡＣへ制
御を渡してＤＭＡ転送を実行する。そしてＤＭＡ転送が
終了すると再びＣＰＵへ制御を戻し、次回の取込波形の
処理を行なう。

なおＣＰＵ　２１は、時間軸レンジ等の設定値の読み込
み、〜Φ変換器２５の変換出力の転送、ＤＭＡＣ２２、
ＣＴＣ２３等の制御を行なうことは勿論である。

このようにすれば第１図に示すような従来のデノタルス
トレージオシロスコープに比して機能毎に専用回路を設
けるものに比して、殆どの機能をＣＰＵを用いたプログ
ラムで実現でき全体の構成は著るしく簡単になる。さら
に種々の機能をプログラム制御で実現しているのでこの
プログラムを改良することによって、容易に機能を付加
することも可能である。したがって高機能でコストの低
減が可能であシ、さらに回路構成を変更することなく、
プログラムを改良することによって機能を付加すること
が可能になる。

第６図はＣＰＵ　２１の動作を説明するフローチャート
で５ＴＥＰ　１で「システム起動」を行ない、５ＴＥＰ
　２で「時間軸レンジを読み込み」を行なう。

そして５ＴＥＰ　２で読み込んだ時間軸レンジに基づい
て、５ＴＥＰ　３でｒ　ＣＴＣのＡカウンタ、Ｂカウン
タ、Ｃカウンタに所定値を設定する」を行なう。

ここでＣＴＣ２ＪのＡカウンタには５ＴＥＰ　２で読み
込んだ時間軸レンジに対応したサンプルインターバルを
得られる分周比を設定する。またＢカウンタにはトリガ
入力を与えられて掃引ｒ−）が開いた後に転送されるサ
ンプル数を設定し、Ｃカウンタにはホールドオフのため
に必要なサンプル数を設定する。そして５ＴＥＰ　４で
ｒ　ＤＭＡＣを繰り返しモードにして転送開始アドレス
、転送量を設定」を行なう。そしてＤＭＡＣ２２はＣＰ
Ｕ、？Ｊによって設定されたサンプル数の転送を終了す
ると、直ちに転送開始アドレスを再び設定し、ＲＤＹ信
号によって強制的に転送を停止させるまで、繰り返しデ
ータ転送を行なう繰シ返しモードに設定するとともに転
送開始アドレス、転送量の設定を行なう。そしてＣＰＵ
　２　ＪはＤＭＡＣ２２にシステムパスの制御を渡し、
次の５ＴＥＰ　５で「ＩＶＤ変換器からデータを読み込
んでメインメモリへ書き込む」を実行する。したがって
５ＴＥＰ５ではＤＭＡＣ２２の制御によシＡ／ｌ）変換
器２５からデータを読み出しＤＭＡＣ２２に設定した転
送開始アドレスを起点としてメインメモリ２４へ書き込
む。またシステムアドレスバス２　Ｂ　ハＤＭｋＣ２２
によシ１サンプルのデータを転送する毎に自動的にイン
クリメントされ、また次の５ＴＥＰ６でｒ　ＣＴＣのＣ
カウンタをカウントダウン」を実行する。そして５ＴＥ
Ｐ　７で「Ｃカウンタはカウントアウトか？」を判定し
、ＮＯであれば８ＴＥＰ：５へ戻シ、ＹＥＳであれば次
の５ＴＥＰ　８を実行する。すなわち、５ＴＥＰ　７の
判定結果がＹＥＳであればホールドオフ期間を経過した
ものとみなし、次のＳ’ｒＥＰ　８を実行する。５ＴＥ
Ｐ　８では「〜小麦換器からデータを読み込んでメイン
メモリへ書込ム」を実行する。そしてこの５ＩＰ８では
１サングルデータの書込みを行なう毎に次の５ＴＥＰ　
９で「トリガ信号は入ってきたか？」を判定し、ＮＯで
５ＴＥＰ　８へ戻シ、ＹＥＳで次の５ＴＥＰ　１０を実
行する。

８ＴＥＰ　１０ではｒ　ｈ／Ｄ変換器からデータを読み
込んでメインメモリへ書込む」を実行する。そして５Ｔ
ＥＰ　１０で１サンプルデータの書込みを行なう毎に、
次の５ＴＥＰ　１１でｒ　ＣＴＣのＢカウンタをカウン
トダウン」を実行する。そして５ＴＥＰ１２で「Ｂカウ
ンタはカウントアウトか？」の判定を行ないＮｏであれ
ば５ＴＥＰ　１０へ戻シ、ＹＥＳであれば、Ｂカウンタ
がカウントアウトすると同時に、Ｂカウンタ出力により
ＤＭＡＣ２２へＲＤＹ信号を与え強制的にデータ転送を
停止させシステムパスを（！ＰＵ　２　Ｊへ渡す。そし
て５ＴＥＰ　１３で「ＣＰＵが取込んだデータを処理す
る」を実行する。５ＴＥＰ　１３では！リディレイトリ
がのためにデータの配置替え、補間等の処理をＣＰＵ　
ｚ　Ｊによってメインメモリ２４に取シ込んだデータに
対して行なう。このようなＣＰＵ　２１による処理が終
了すると次の５ＴＥＰ　１４で「表示用掃引回路はスイ
ーゾエンドか？」を判定する。そしてＳＴｇＰ　１４の
判定結果がＮＯであれば再び５ＴＥＰ　１４の判定“へ
戻シ表示用掃引回路のスイーゾエンドを待ち受ける。そ
して５ＴＥＰ　１４の判定結果がＹＥＳになると次の５
ＴＥＰ　１５で、次回の掃引が始まるまでの輝線消去期
間中にＤＭＡＣ２２へシステムパスを渡し、処理したデ
ータを表示メモリ３４へ転送する。なおこの場合、ＤＰ
ｉｌＩＡＣ２Ｊは予め定められた転送量の転送を終了す
ると自動的に°システムノ々スヲｃＰＵ、？Ｊへ戻スプ
ロ、り転送モードで動作する。そして５ＴＥＰ　１５の
データ転送を終了すると再び５ＴＥＰ　２へ戻シデータ
の取シ込みを再開する。

以上詳述したように本発明はアナログ入力信号をデジタ
ル信号に変換するＡ／ｌ）変換器のデシタル出力をメイ
ンメモリへ転送するデータ転送およびメインメモリから
表示メモリへのデータ転送をダイレクトメモリアクセス
コントｏ−ラを用いてダイレクトメモリアクセスモード
で行なうとともにこのダイレクトメモリアクセスコント
ローラにおけるデータ転送の時間間隔、トリが入力を許
容するまでに転送するサングル数およびトリガ入力後に
取シ込むサンプル数をＣＰＨによって制御される３個の
プログラマブルカウンタを有するカウンタタイマコント
ローラで行なうようにしたものである。したがって全体
の構成が簡単でしかもプログラムの改良によって機能の
変更、付加を行なえ高機能でコストの安価なストレージ
オシロスコープを提供スることができる。

【図面の簡単な説明】

第１図は従来のストレージオシロスコープの一例を示す
ブロック図、第２図は本発明の一実施例を示すプロ、り
図、第３図、第４図は第２図に示すストレージオシロス
コープの動作を説明する図、第５図は第２図に示すスト
レージオシロスコープの動作を説明する波形図、第６図
は第２図に示すストレー・ジオシロスコープの動作を説
明する７０−チャートである。 ２ノ・・・ＣＰＵ、２．？・・・ＤＭＡＣ、２３・・・
ＣＴＣ，２４・・・メインメモリ、２５・・・Ａ／ｉ）
変換器、３４・・・表示メモリ。

Claims (1)

1. 【特許請求の範囲】 アナログ入力信号をデジタル信号に変換する〜Φ変換器
   と、 とのＡ／ｌ）変換器から出力するデジタル変換出力およ
   びデータ処理を行なったデータを記憶するメインメモリ
   と、 このメインメモリから転送したデータを記憶する表示メ
   モリと、 この表示メモリの内容を表示する表示装置と、上記の変
   換器の出力をメインメモリへ転送するデータ転送および
   メインメモリの内容を表示メモリへ転送するデータ転送
   をダイレクトメモリアクセスモードで制御するダイレク
   トメモリアクセスコントローラと、 このダイレクトメモリアクセスコントローラで〜小麦換
   器からメインメモリへデータを転送する時間間隔および
   ダイレクトメモリアクセスコントローラへシステムパス
   の制御権を移した後にトリが入力を許容するまでに転送
   するサンプル数さらにトリが入力を与えられた後に取シ
   込むサンプル数を設定する３個のグログラマブルカウン
   タを有するカウンタタイマコントローインメモリへ取シ
   込んだデータを処理するＣＰＵとを具備するストレージ
   オシロスコープ。