JPS6024587A - メモリ・リフレツシユ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、メモリ・リフレッシュ方式に関し、特にＣＲ
Ｔ表示装置の水平、垂直後部エリアに表示上不用なメモ
リを備えることなく、またリフレッシュ回路を設けずに
、メモリ・リフレッシュを行う方式に関するものである
。

従来技術 パーソナル・コンピュータ　（パソコン）、オフィス・
コンピュータ　（オフコン）あるいはワード・プロセッ
サ等のＯＡ機器には、ＣＩ’ｔＴ表示装置が備えられ、
その内部メモリとしテ女価で大容量のダイナミック・メ
モリを用いる場合が主流を占めている。

ダイナミック・メモリの欠点〕１、必ずある時間内（例
えば２ｍＳ内）に１回はメモリ・リフレッシュを行う必
髪があることである。そのために、ダイナミック・メモ
リを用いるときには、メモリ・リフレッシュ回路を備え
なけれはなら、ない。

マイクロコンピュータの中には、メモリ・リフレッシュ
のコントローラを内蔵するものや、ダイナミツク・メモ
リ自身にメモリ・リフレッシュ機能を内蔵するものもあ
るが、両方とも一般的な方法ではない。いずれにしても
、メモリ・リフレッシュの時間間隔が決して時間的に余
裕があるとは云えないこと、およびマイクルコンピュー
タのメモリ・アクセスと競合しない回路にしなければな
らないこと等のため、必然的にリフレッシュ回路番ま［
Ｊに′／、【る。ずなわち、ＣＰＵＩ／ツメモリ・アク
セス要求とメモクリリフレッシュ要求が競合したときの
優先処理や、メモリリソフレッシュ中に起きたアクセス
要求の待ち合わせ制御は、一般にＣＰＵがメモリυ）状
態をｍ−してＣＰＵにおいて行っている。また、リフレ
ッシュしたいときに、ＣＰＵからアクセス要求が出され
た場合、制御の容易さからはリフレッシュ優先（・）方
がよいが、常にアクセス要求が待ち合わせとなって不都
合であるため、アクセス要求優先の方が好ましい。しか
し、常にアクセス要求優先であると、メモクリ使用率が
１００％のときには空き時間がなく、リフレッシュが行
われなくなるので、こりとぎには割込み信号でリフレッ
シュ優先にしなければならない。

また、従来ＣＩじｒ表示用υノイメージ・メモリには、
画面に表示する部分のデークリみならず、水平復帰およ
び垂１ｌｊＪ’、復帰り部分りデータも、格納されてい
た。

第１図は、従来のＣＩ（ｉ”表示用イメージ・メモリの
説明図である。

第１１Ｖにおいて、Ａは表示エリア、Ｂは水平復帰エリ
ア、Ｃは垂直復帰エリア、ＢＣは水平および垂直復帰エ
リアであり、またｈｌ、ｈ２はそれぞれ水平方向での表
示ドツト：萱と水平復帰ドツト数ｖ１１　ｖ２はそれぞ
れ垂直方向での表示走査線数と垂直復帰走査線数である
。

原理的には、表示工ＩＪ　’／’　Ａの部分のデータを
メモリに用意１−ればよいのであるが、従来は、さらに
水平復帰および型口１復帰エリｒｎ、ｃ、ｎｃもスペー
ス・データとしてメモリに用、はしている。

そして、水平復帰および垂直復帰工’）ｉＢ、Ｃ。

ＢＣも表示エリアＡと同じようにメモリｉアクセスする
。この場合、メモリは、第１図の左上から右−１−に、
さらに上から下へと連続してアドレシングされているの
で、あるｉＪｊ続したメモリ・アドレスが常にＣＩｔ　
Ｔ表示装因、のり７レツシユ・タイミングでアクセスさ
れていることになる。なお、ＣＲＴ　’ｆ？　水装置ａ
ハ、約５０〜６０　Ｊ（７，に１回データ６−リフレッ
シュ（画面の再書込み）しているので、このリフレッシ
ュ・タイミングけ１サイクルのりフレッシュ時間に対し
十分に早い。

鶴２図は、第１図の実際のメモリ仕様を示す図である。

この例では、水平方向の表示ドラ）　％　ｈ□−６４０
ドツト　（８０バイト）、水平復ツ４１ドツト数ｈ２ｍ
１４４ドツト（１６バイ）　）　、ｊ！ｊ直方白方向示
走査線ｖ−４００本、垂直復帰走査線ｖ　２−１６本で
あり、ＣＲＴのメモリ・データとＬ　テ（８０＋１６）
Ｘ（４−００＋１６）＝３９９３６バイトなイメージ・
メモリに記１ε７している。この場合、非表示エリアの
７９３６バイト分も、余分に含まれている。

ここで、１ドツトの表示時間を１γＯｎＳとすると、１
′バイトで５６０ｎＳであり、メモリのリフレッシュに
必要な１サイクル１２８バイトに要する時間は、約７２
μｓですむことになる。なお、ワード単位の場合には、
２倍かかるから約１４４μｓとなる。一方、ダイナミッ
ク・メモリのリフレッシュは２　ｍ　Ｓ／１サイクルで
あるから１上記時間は十分／よマージンを有している。

しかし、第１図、第２図に示す従来の方法では、水平復
帰、垂直復帰エリアのメモリが、メモリ・リフレッシュ
のために使用されるが、ＣＲＴ表示のためには使用され
ない。第２図の例では、水平。

垂直復シ１ケの部分力）、全体の約２０％もあるため、
この分はメモリ容賊およびリフレッシュ時間の面で損失
となる。

パソコン、ワード・プロセッサ装置等（ま、近年、小型
化、低価格化および大容短化の傾向にあるが、これら大
６　ｊ’ｉｔのダイナミック・メモリをリフレッシュす
るため複雑で大規模なりフレッシュ回路となる。

第３図は、従来のメイン・メモリにＣＲＴイメージ・メ
モリ・エリアを設けたメモリ・マツプ図である。（００
０００）番ＪＥ玩から（１００００）番地までのエリア
ＫＣＰＵで用いられるプログラムとデータを格納し、（
１０００１）番地からのエリアにＣＩ（Ｔ表示装置のイ
メージ・メモリ用のデータを格納している。この場合に
は、両メモリ・エリアのメモリ・リフレッシュをＣＰＵ
のリフレッシュ回路により制御しており、制御の複雑化
は解消されない０ 亡だ、第５図では、＋）ｉｌ述のように、リフレッシュ
のために、水平復帰エリア、垂直復すはエリアのそれぞ
れにも表示用不文７ｊメモリを団用しているの（゛、メ
七り谷ふ（およびメモリ・リフレッシュ時間に無駄があ
る。

目　的 本発明の目的は、このような従）との欠点を改善【・、
リフレッシュ回路を備えること’／Ｊ、　＜メモリ・リ
フレッシュを行い、かつ水平復帰エリアと垂直復帰エリ
アに表示上不要なメモリを備えないようにしたメモリ・
リフレッシュ方式を提供することにある。

楢成 以下、本発明の措成を、実施例により税関する。

第４図は、不発明の実施例を示すメモリ・リフレッシュ
方式のプルツク図である。

第４図において、３はダイナミック・メモリであり、こ
のメモリ３ではＣＩｔＴのリフレッシュ・メモリとＣＰ
Ｕのプログラムおよびデータ・メモリとに共用される。

６はＣＲＴ表示装置のイメージ・メモリ・カウンタであ
り、スタート設定アドレスで指定された１ワ一ド分のデ
ータがビデオ・データ（ＤＡＴＡ）としてメモリ３から
出力する度に、１回カウント・アンプトる。１はＣＰＵ
からのメモリ・アドレス信号とＣＲＴイメージ・メモリ
・カウンタ６からの出力アドレス信号の一方な選択する
マルチプレクサであり、２は１６ビツトのアドレスを８
ビツトすつｐ−アドレスとハイアドレスに分割するマル
チプレクサであり、牛はメモリ３の出力データをビデオ
・データ、（直列データ）として出力するためのビデオ
・シフト・レジスタである。また、δはエンド・アドレ
ス検出回路で、カウンタ６に対して検出時にｐ−ド信号
を出力する。

本発明においては、表示エリア分のデータのみをメモリ
３に用、醸し、水平復帰、垂直復帰エリアＧ９ｔメモリ
に用、−）、しないで、メモリ容、；へをｆｆ１ｊ約す
るとともに、メモリ３の一部をＣＩｔ　′ｖのイメージ
・メＥすエリアとして使用し、画面のリフ１／ツシユ（
１・ｉｉｊ　ＨｊのＩＮ　ｆ：’＋込み）を利用【７て
メモリ・リフレッシュを１１つことにより、リフし・ツ
シュ回路を不要に４゛る。

例えは、第２図の・ｒメージ・メモリに木テＩｄ明を＞
ｌ：！用４れは、水平方向の表／Ｊ’、エリアのドツト
数り。

−６４０トン）（８０バイト）、垂直方向の表示エリア
の走：ｒＥ　ｔ！′１＋数ｖ１−４００本であるから、
ＣＲＴのイメージ・メモリはｈｌｘ　ｖ、　−８ｏｘ４
ｏ、ｏ　＝３２００（Ｊ　（バイト）の容量でｆむ。イ
メージ・メモリのアドレスを連ｈ２　Ｌ、てと４１は、
１ラスクは８０バイト（４０ワード）のため、２ラスク
分（４ラスク分）あれば１′ＩＪイクル１２６バイト分
のメモリ・リフレッシュが０１能である。１ラスタに要
する時間は、一般には６０μｓ程度であるため、２ラス
タでは１２０μｓ（ワード単位でも２４０μｓ）でリフ
レッシュが可能であり、この時間は、メモリ・リフレッ
シュの規格である２ｍＳ／１サイクルに対して十分なマ
ージンがある。

また、垂直復帰の時間は、メモリ・アクセスをしンχい
が、この期１ｆ［は６０（μ５）Ｘ１６（バイト）中９
６０μｓであるため、これも２ｔｎＳ／ｌサイクルに対
し１−分なマージンがある。

第５図は、第４図のメモリ・リフレッシュ方式の各部タ
イム・チャートである。

第４ＮＫ示すメモリ、’、５　ｉ、ｉ　、　ＣＲＴのり
フレッシュ・メモリとＣＰＵのフロクラムおよびデータ
・メモリと釦共用されるので、Ｃ１ｊ’ｒの９フレッシ
ュ動作と同時にプログラムおよびデータ・メモリのリフ
レッシュも同時に行えば、メモリ３のりフレッシュをす
べて能率よく行うことかで奇る。

第５図に示すように、１ワード（１・６ビツト）のビデ
オ・データの転送期間のうち、ｎｆｌ半のビット０〜７
０期間をＣＰＵサイクル、後半のビット８〜１５の期間
をＣＲＴサイクルに割当てる。そして、ＣＩｔＴサイク
ル期間にＣｎ、　Ｔリフレッシュ・メモリのアクセスを
行い、このリード動作によりメ士り・リフレッシュを完
ｒさせると同時に１この期間内にプログラムおよびデー
タ・メモリのリフレッシュを完ｒさせる。シフ）ｔノジ
スタノロード信号は、ピッ）０の前のビン）１５に回期
してシフト・レジスタ４に入力される。

なお、リフレッシュ動作＆Ｊｌ　、ダイナミック・メモ
リの１セル（１ビツトの情報記憶場所）の動作から見る
と、メモリ読出し動作と全く同一である。

すなわち、読出し杓・作は、チャージ・アンプされたキ
ャパシタの出力ゲートをオンにして、キャパシタにチャ
ージされたｉ（を荷をセンス・アンプに出力する動作で
ある。このＴ１ｉ行ＱＴ）は、データ繰等の浮ノ〃容に
＆　ＣとキャパシタＣＤとで分割された値に対応する電
圧として、センス・アンプでｌ”または“０”が判定さ
れる。

第生図において、マルチプレクサ回路ｌはＣＰＵからの
メモリ・アドレス信号（アクセス要求）と、ＣＲＴイメ
ージ・メモリ・カウンタ６からの出力アドレスの一力°
を第５ｖＡの割当サイクルにしたがって選択し、入力さ
せる。この場合、ＣＰＵからの７゛クセス要求よりＣＲ
Ｔのリフレッシュ要求の優先度の方をｉＮ＜Ｌ、である
。

マルチプレクサ２は、データ１６ビツト（ｌワード）分
のアドレスを先ず８ビツトのローアドレスでメモリ（で
アクセスし、続い′Ｃ８ヒツトのハイアドレスでメモリ
にアクセスする。タイミングとして、ＡＤＨ−Ｌ／Ｈが
入力する。ＣＩｔ　Ｔイメージ・メモリ・カラン々６け
、スタート設定アドレス・レジスタ７からのデータ１ワ
ード分のアドレスを四−ド信号（Ｌ、　１０　）に同期
してマルチプレクサ回路ｌに出力し、１ワードのデータ
がビデオ・データとしてシフト・レジスタ４に出力され
る度にクロック（ＣＬ　Ｋ　）に１１７１期して１回、
カウント・γツブする。カウント・アップされたアドレ
スは続いてマルチプレクサ回路ＩＫ出力さ、わ２、この
動作を繰り返すことＫよって、Ｃ）、１．Ｔイメージ・
メモリの全エリアを読出すと同時にメモリ・す７レツレ
ユを行う。なお、この場合、表示エリアのみカウント・
アップされ、水平および垂直復帰中はカウント・アップ
しないので、当然メモリー３のアクセスも停止する。

そして、イメージ・メモリの最終アドレスがカウンタ６
から出力されたとき、エンド・アドレス検出回路５がこ
れを検出して、直ぢにイメージ・メモリ・カウンタ６に
ロード信号を出力する。これにより、スタート設定アド
レスが再びイメージ・メモリ・カウンタ６にセットされ
、次のりフレッシュの準備が完了する。

マルチプレクサ回１１！ｉ＞　１がＣＰＵアドレスを選
択したときは、マルチプレクサ２によりローアドレスと
ハイアドレスの２回でメモリ３がアクセスされ、データ
の書込みまたはデータ、プログラムの読出しが行われる
。ａｌｌ−１されたデータまたはプログラムは、シフト
・レジスタ４．にセットされることなく、バス（ＢＵＳ
）に送出される〇効　果 以上説明したように、本発明によれば、ＣＲＴイメージ
・メモリのリフレッシュ動作によりメモリ・リフレッシ
ュも行い、力）、つメモリＫＣ’ＲＴの水平復帰および
垂直復帰エリア分を設けないので、リフレッシュ回路が
不要になるとともに、メモリ容置を低減してコスト・ダ
ウンを図ることができる０

【図面の簡単な説明】

第１図は従来のＣＲＴ表示用イメージ・メモリの説明図
、第２図は第１図の実際のメモリ仕様を示す図、第３図
は従来のメイン・メモリにＣＲＴイメージ・メモリ・エ
リアを設けた場合のメモリ・マツプ図、給４図は；ｊζ
発明の爽紬例を示すメモリ・リフレッシュ方式のブロッ
ク蘭、第５図は第４図の動作タイム・チャートである。 １．２：マルチプレクサ、３二／′メモリ、４：シフト
・レジスタ、５＝エンド・アドレス検出回路、６：ＣＲ
Ｔイメージ・メモリ・カウンタ、７：スタート・アドレ
ス設定レジスタ。 特許出願人　株式会社　リ　コ　一

Claims (1)

【特許請求の範囲】
1. （１）メモリ・リフレッシュを行うダイナミックＭＯＳ
   メモリ素子を用いたＣＲＴリフレッシュ・メモリにおい
   て、ＣＲＴの水平復帰エリアと垂直復帰エリア分を除い
   た表示エリアのみのリフレッシュ・メモリを設け、該リ
   フレッシュ・メモリのリフレッシュ動作によりメモリ・
   リフレッシュも同時に実行することを特徴と−４るメモ
   リ・リフレッシュ方式。 ＜２）　ｒ１’＋Ｉ　ｒｆｉＥ　ＣＲＴリフレッシュ・
   メモリは、データおよびプログラム・メモリとで］０個
   のメモリを共用し、ＣＲＴリフレッシュ・メモリのりフ
   レッシュ動作時にデータおよびプログラム・メモリのメ
   モリ・す７レツシユも同時に実行することを特徴とする
   特電請求の＠囲第１項記載のメモリ・す７１／ツシュ方
   式。