JPS60244055A - 三次元立体回路モジユ−ルの製造方法 - Google Patents
三次元立体回路モジユ−ルの製造方法Info
- Publication number
- JPS60244055A JPS60244055A JP9941484A JP9941484A JPS60244055A JP S60244055 A JPS60244055 A JP S60244055A JP 9941484 A JP9941484 A JP 9941484A JP 9941484 A JP9941484 A JP 9941484A JP S60244055 A JPS60244055 A JP S60244055A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- circuit module
- resin
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路モジュールの製造方法に関し、特に部
品と配線とを三次元方向に形成し、部品類、半導体チッ
プ類及び素子間配線を樹脂中に封入した三次元実装の立
体回路モジュールの製造方法に関する。
品と配線とを三次元方向に形成し、部品類、半導体チッ
プ類及び素子間配線を樹脂中に封入した三次元実装の立
体回路モジュールの製造方法に関する。
第３図（α）〜（１）は従来の製造方法の例を示す工程
図である。同図において、（→は配線板であり、セラミ
ック又はガラス入りエポキシ樹脂の基板１上に銅箔ある
いは厚膜導体で接続パッド２、部品端子３、配線４をエ
ツチングあるいは印刷、焼成により形成する。第３図（
ｂ）は配線板１上に部品類を搭載する工程を示し、チッ
プ形部品５は、はんだ付けで接続され、半導体チップ６
は配線板上にダイボンディングされた後、ボンディング
ワイヤ７により接続される。第３図（Ｃ）〜（ｅ）は、
ケースに封入する工程を示し、（Ｃ）はケース８に部品
搭載の完了した配線板を入れ樹脂９を注入硬化する方法
、（力は部品搭載の完了した配線板２枚を端子１０によ
り接続しケース８に入れた後、樹脂９を注入硬化する方
法、（ｅ）は（ぬと同様の構成を樹脂９によりモールド
成型する方法をそれぞれ製品の断面図を用いて示してい
る。
図である。同図において、（→は配線板であり、セラミ
ック又はガラス入りエポキシ樹脂の基板１上に銅箔ある
いは厚膜導体で接続パッド２、部品端子３、配線４をエ
ツチングあるいは印刷、焼成により形成する。第３図（
ｂ）は配線板１上に部品類を搭載する工程を示し、チッ
プ形部品５は、はんだ付けで接続され、半導体チップ６
は配線板上にダイボンディングされた後、ボンディング
ワイヤ７により接続される。第３図（Ｃ）〜（ｅ）は、
ケースに封入する工程を示し、（Ｃ）はケース８に部品
搭載の完了した配線板を入れ樹脂９を注入硬化する方法
、（力は部品搭載の完了した配線板２枚を端子１０によ
り接続しケース８に入れた後、樹脂９を注入硬化する方
法、（ｅ）は（ぬと同様の構成を樹脂９によりモールド
成型する方法をそれぞれ製品の断面図を用いて示してい
る。
以上説明したように従来、この種の回路モジュールは、
半導体チップ、チップ部品、外部接続端子間をリード線
あるいはこれら素子を搭載、固定する配線板上の配線で
接続した後、ケースに入れ必要に応じ樹脂を充填、ある
いは樹脂モールド封止する方法で製造するのが一般的で
ある。しかし、この形式では、配線あるいは配線板を製
造する工程、部品を搭載、接続する工程、ケースに封入
する工程の独立した３工程が必要で、それぞれの工程に
ついても２〜３の工数が必要であり、工程数が多く作業
能率が悪いという問題があった。
半導体チップ、チップ部品、外部接続端子間をリード線
あるいはこれら素子を搭載、固定する配線板上の配線で
接続した後、ケースに入れ必要に応じ樹脂を充填、ある
いは樹脂モールド封止する方法で製造するのが一般的で
ある。しかし、この形式では、配線あるいは配線板を製
造する工程、部品を搭載、接続する工程、ケースに封入
する工程の独立した３工程が必要で、それぞれの工程に
ついても２〜３の工数が必要であり、工程数が多く作業
能率が悪いという問題があった。
本発明の目的は、有機フィルム上に厚膜導体ペーストの
回路を印刷乾燥して形成し、部品類を加圧搭載した後、
複数段積み重ね熱硬化型樹脂を流し込み加熱硬化させる
方法により、上記欠点を除去し、工程を単純化すること
により生産性がよく、低コストの回路モジュールを提供
することにある。
回路を印刷乾燥して形成し、部品類を加圧搭載した後、
複数段積み重ね熱硬化型樹脂を流し込み加熱硬化させる
方法により、上記欠点を除去し、工程を単純化すること
により生産性がよく、低コストの回路モジュールを提供
することにある。
本発明は、有機フィルム上に厚膜導体ペーストの回路を
形成して、半導体チップ、チップ部品、外部接続端子、
層間接続端子を加圧搭載した配線ユニットを複数段積み
重ねた後、熱硬化型樹脂を流し込み、樹脂と配線を同時
に加圧、熱硬化させ一体化することを特徴とする三次元
立体回路モジュールの製造方法である。
形成して、半導体チップ、チップ部品、外部接続端子、
層間接続端子を加圧搭載した配線ユニットを複数段積み
重ねた後、熱硬化型樹脂を流し込み、樹脂と配線を同時
に加圧、熱硬化させ一体化することを特徴とする三次元
立体回路モジュールの製造方法である。
次に第１図および第２図を用いて本発明を説明する。
第１図（、ｚ）〜（ｅ）は本発明の一実施例である三次
元立体回路モジュールの製造方法を示す工程図である。
元立体回路モジュールの製造方法を示す工程図である。
第１図（ａ）は、本発明の配線ユニット−秋分の配線の
方法を示す断面図で、平板治具１１の上に有機フィルム
１２を置き、この有機フィルム」二に厚膜ペーストをス
クリーン印刷する方法で導体１３を形成し、その後厚膜
ペースト中の溶剤分を揮発させるべく乾燥を行なう。配
線を多層とするためには乾燥した第１層導体１３の上に
絶縁層１４を印刷・乾燥して形成し、さらにその上に第
２層の導体１３を印刷・乾燥して形成する方法を繰り返
す。第１図（ａ）は２層の例を示す。
方法を示す断面図で、平板治具１１の上に有機フィルム
１２を置き、この有機フィルム」二に厚膜ペーストをス
クリーン印刷する方法で導体１３を形成し、その後厚膜
ペースト中の溶剤分を揮発させるべく乾燥を行なう。配
線を多層とするためには乾燥した第１層導体１３の上に
絶縁層１４を印刷・乾燥して形成し、さらにその上に第
２層の導体１３を印刷・乾燥して形成する方法を繰り返
す。第１図（ａ）は２層の例を示す。
第１図（ｂ）は配線体１６に半導体チップを搭載する際
の接続端子となる貴金属等の接続パッドを設ける工程を
断面図で示し、接続端子のうち半導体チップのボンディ
ング用端子に相当する厚膜パターン上の端子位置に金等
の貴金属厚膜パッド１５を印刷、乾燥することにより形
成する。
の接続端子となる貴金属等の接続パッドを設ける工程を
断面図で示し、接続端子のうち半導体チップのボンディ
ング用端子に相当する厚膜パターン上の端子位置に金等
の貴金属厚膜パッド１５を印刷、乾燥することにより形
成する。
次に第１図（Ｃ）に示すように、配線の終わった配線体
１６に、半導体チップ６やチップ部品５をそれぞれの端
子と合致する位置に搭載し、加圧することにより仮の接
続を行ない、さらに他の配線ユニットとの接続に用いる
層間接続端子１７を同様に搭載加圧して仮接続を行なう
ことにより配線ユニット１８を完成させる。
１６に、半導体チップ６やチップ部品５をそれぞれの端
子と合致する位置に搭載し、加圧することにより仮の接
続を行ない、さらに他の配線ユニットとの接続に用いる
層間接続端子１７を同様に搭載加圧して仮接続を行なう
ことにより配線ユニット１８を完成させる。
次に、第１図（カのように配線ユニット１８を複数個重
ね、ユニット間の接続を行なう。すなわち、配線ユニッ
ト１８は層間接続端子１７によって一定の間隔を保って
固定され、このときユニット間の電気的接続は、層間接
続端子１７の突起部が有機フィルムを破って上部のユニ
ットの厚膜配線導体１３と接触するまで加圧することに
より行なわれる。有機フィルム１２は、部品の重量を支
える程度の厚さを有するが、層間接続部には層間接続端
子１７の突起により穴あけ可能なように袋穴２３が設け
られている。又外部との接続を行なうために層間接続端
子１７を変形させた外部接続用端子１９を用いている。
ね、ユニット間の接続を行なう。すなわち、配線ユニッ
ト１８は層間接続端子１７によって一定の間隔を保って
固定され、このときユニット間の電気的接続は、層間接
続端子１７の突起部が有機フィルムを破って上部のユニ
ットの厚膜配線導体１３と接触するまで加圧することに
より行なわれる。有機フィルム１２は、部品の重量を支
える程度の厚さを有するが、層間接続部には層間接続端
子１７の突起により穴あけ可能なように袋穴２３が設け
られている。又外部との接続を行なうために層間接続端
子１７を変形させた外部接続用端子１９を用いている。
第１図（ｅ）に示すように、上型２０と下型２１の間に
積み重ねた配線ユニツ） １８．１８・・・を入れた後
、熱硬化型樹脂２４を流し込み、外部から圧力を加えな
がら加熱する。
積み重ねた配線ユニツ） １８．１８・・・を入れた後
、熱硬化型樹脂２４を流し込み、外部から圧力を加えな
がら加熱する。
本発明で使用する厚膜導体ペーストは低温焼成型であり
、通常の熱硬化性樹脂の硬化温度１６０℃〜２００℃と
同等以下で、成型硬化後焼成温度で数分から数１０分加
熱し導体化する。
、通常の熱硬化性樹脂の硬化温度１６０℃〜２００℃と
同等以下で、成型硬化後焼成温度で数分から数１０分加
熱し導体化する。
第２図は、本発明の一実施例である三次元立体回路モジ
ュールの完成品の構造を示す斜視図である。第２図にお
いて、半導体チップ６、チップ部品５は有機フィルム１
２上に搭載され、端子間厚膜導体配線１３により接−さ
れ、これらは層間接続用端子１７により接続され、さら
に外部接続端子１９により外部との接続が可能である。
ュールの完成品の構造を示す斜視図である。第２図にお
いて、半導体チップ６、チップ部品５は有機フィルム１
２上に搭載され、端子間厚膜導体配線１３により接−さ
れ、これらは層間接続用端子１７により接続され、さら
に外部接続端子１９により外部との接続が可能である。
これらの要素間は、熱硬化型樹脂２２が充填され一体と
して成型硬化されている。
して成型硬化されている。
以上の説明により明らかなように本発明によれば、半導
体チップ、チップ部品及び接続要素をこれら要素間の接
続と一体化し、樹脂中に封止した回路モジュールを配線
一部品搭載−積み重ね一一括封止成型という４つの連続
した工程で形成することができ、したがって、工程数を
削減して生産性を高めることができる効果を有するもの
である。
体チップ、チップ部品及び接続要素をこれら要素間の接
続と一体化し、樹脂中に封止した回路モジュールを配線
一部品搭載−積み重ね一一括封止成型という４つの連続
した工程で形成することができ、したがって、工程数を
削減して生産性を高めることができる効果を有するもの
である。
第１図（α）〜（ｅ）は本発明の三次元立体回路モジュ
ールの製造方法の実施例を示す工程図、第２図は本発明
の製造方法で実現可能な三次元立体回路モジュールの構
成を説明する構造斜視図、第３図（、Ｚ）〜（ｅ）は従
来の製造方法の例を示す工程図である。 図において、１・・・配線板、２・・・接続パッド、３
・・・部品端子、４・・・配線、５・・・チップ形部品
、６・・・半導体チップ、７・・・ボンディングワイヤ
、８・・・ケース、９・・・樹脂、１０・・・外部接続
端子、１１・・・平板治具、１２・・有機フィルム、１
３・・・導体、１４・・・絶縁層、１５・・・貴金属厚
膜パッド、１６・・・配線体、１７・・・層間接続端子
、１８・・・配線ユニット、１９・・・外部接続用端子
、２０・・・成型用上型、２１・・・成型用下型、２２
・・・熱硬化性樹脂、２３・・・袋穴 特許出願人 日本電気株式会社 第１図 （ｂ、） 第１図 （ｄ） 第３図 雲＝」 １ ２９８− ９ １０
ールの製造方法の実施例を示す工程図、第２図は本発明
の製造方法で実現可能な三次元立体回路モジュールの構
成を説明する構造斜視図、第３図（、Ｚ）〜（ｅ）は従
来の製造方法の例を示す工程図である。 図において、１・・・配線板、２・・・接続パッド、３
・・・部品端子、４・・・配線、５・・・チップ形部品
、６・・・半導体チップ、７・・・ボンディングワイヤ
、８・・・ケース、９・・・樹脂、１０・・・外部接続
端子、１１・・・平板治具、１２・・有機フィルム、１
３・・・導体、１４・・・絶縁層、１５・・・貴金属厚
膜パッド、１６・・・配線体、１７・・・層間接続端子
、１８・・・配線ユニット、１９・・・外部接続用端子
、２０・・・成型用上型、２１・・・成型用下型、２２
・・・熱硬化性樹脂、２３・・・袋穴 特許出願人 日本電気株式会社 第１図 （ｂ、） 第１図 （ｄ） 第３図 雲＝」 １ ２９８− ９ １０
Claims (1)
- （１）有機フィルム上に厚膜導体ペーストの回路を形成
して、半導体チップ、チップ部品、外部接続端子、層間
接続端子を加圧搭載した配線ユニットを、複数段積み重
ねた後、熱硬化型樹脂を流し込み、樹脂と配線とを同時
に加圧、熱硬化させて一体化することを特徴とする三次
元立体回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9941484A JPS60244055A (ja) | 1984-05-17 | 1984-05-17 | 三次元立体回路モジユ−ルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9941484A JPS60244055A (ja) | 1984-05-17 | 1984-05-17 | 三次元立体回路モジユ−ルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244055A true JPS60244055A (ja) | 1985-12-03 |
Family
ID=14246814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9941484A Pending JPS60244055A (ja) | 1984-05-17 | 1984-05-17 | 三次元立体回路モジユ−ルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244654A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 樹脂封止型集積回路装置 |
| US8422241B2 (en) | 2010-06-28 | 2013-04-16 | Mitsubishi Electric Corporation | Sealed electronic control device and method of fabricating the same |
-
1984
- 1984-05-17 JP JP9941484A patent/JPS60244055A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244654A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 樹脂封止型集積回路装置 |
| US8422241B2 (en) | 2010-06-28 | 2013-04-16 | Mitsubishi Electric Corporation | Sealed electronic control device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP4501279B2 (ja) | 集積型電子部品及びその集積方法 | |
| US20100170706A1 (en) | Electronic module and method for manufacturing an electronic module | |
| JPH08288455A (ja) | 半導体装置およびその製造方法 | |
| JPH11233684A (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| US7435624B2 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JPH1022435A (ja) | 半導体装置及びその製造方法 | |
| US20070252254A1 (en) | Molded SiP package with reinforced solder columns | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPS60244055A (ja) | 三次元立体回路モジユ−ルの製造方法 | |
| JPH0210571B2 (ja) | ||
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP4527292B2 (ja) | 半導体パワーモジュール | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| CN101682993B (zh) | 用于制造电子组件的方法以及电子组件 | |
| JP3431993B2 (ja) | Ｉｃパッケージの組立方法 | |
| JP3115802B2 (ja) | 半導体装置 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2564297B2 (ja) | 回路基板 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPS62101064A (ja) | 高密度集積回路装置 | |
| JP3405718B2 (ja) | 半導体装置 |