JPS60242722A - 電界効果トランジスタ駆動回路 - Google Patents
電界効果トランジスタ駆動回路Info
- Publication number
- JPS60242722A JPS60242722A JP9956584A JP9956584A JPS60242722A JP S60242722 A JPS60242722 A JP S60242722A JP 9956584 A JP9956584 A JP 9956584A JP 9956584 A JP9956584 A JP 9956584A JP S60242722 A JPS60242722 A JP S60242722A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gate
- circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯＳ（Ｍｅｔａｌ −０ｘｉｄｅ −９ｅ
ｍｉｃｏｎｄｕｃｔａｒ）型の電界効果トランジスタを
駆動する回路、特に、複数個の電界効果トランジスタを
駆動する場合に好適な電界効果トランジスタ駆動回路に
関する。
ｍｉｃｏｎｄｕｃｔａｒ）型の電界効果トランジスタを
駆動する回路、特に、複数個の電界効果トランジスタを
駆動する場合に好適な電界効果トランジスタ駆動回路に
関する。
従来技術とその問題点
従来、スイッチング電源においては、変換用変圧器に接
続されるメインのスイッチ素子として、バイポーラ型の
パワートランジスタを使用したものが一般的であったが
、最近、バイポーラ型トランジスタに代えて、ＭＯＳ型
電界効果トランジスタをスイッチ素子として使用したス
イッチング電源が注目されている。電界効果トランジス
タを使用したスイッチング電源は、バイポーラ型トラン
ジスタを使用した場合に比較して、スイッチングの高速
化、小型化及び高効率化の点で優れているからである。
続されるメインのスイッチ素子として、バイポーラ型の
パワートランジスタを使用したものが一般的であったが
、最近、バイポーラ型トランジスタに代えて、ＭＯＳ型
電界効果トランジスタをスイッチ素子として使用したス
イッチング電源が注目されている。電界効果トランジス
タを使用したスイッチング電源は、バイポーラ型トラン
ジスタを使用した場合に比較して、スイッチングの高速
化、小型化及び高効率化の点で優れているからである。
ところで、スイッチング電源においては、無負荷時はパ
ルス幅を非常に狭くして出力電力を絞る必要がある。と
ころが、スイッチ素子として電界効果トランジスタを使
用した場合、パルス幅が狭くなるに従ってゲート容量を
短時間に充電、放電させることが困難になり、結果的に
ゲート電圧が低下して電界効果トランジスタが不飽和状
態になる。そのため、ブリッジ方式スイッチング電源も
しくはブシュプル方式スイッチング電源等のように、複
数個の電界効果トランジスタを使用した場合には、電界
効果トランジスタやそのドライブ回路のバラツキにより
、不飽和の程度が不均一になり、変圧器にかかる電圧の
バランスが崩れる。
ルス幅を非常に狭くして出力電力を絞る必要がある。と
ころが、スイッチ素子として電界効果トランジスタを使
用した場合、パルス幅が狭くなるに従ってゲート容量を
短時間に充電、放電させることが困難になり、結果的に
ゲート電圧が低下して電界効果トランジスタが不飽和状
態になる。そのため、ブリッジ方式スイッチング電源も
しくはブシュプル方式スイッチング電源等のように、複
数個の電界効果トランジスタを使用した場合には、電界
効果トランジスタやそのドライブ回路のバラツキにより
、不飽和の程度が不均一になり、変圧器にかかる電圧の
バランスが崩れる。
本発明の目的
本発明は上述する従来からの問題点を解決し、パルス幅
が狭いときの不飽和状態を改善し、ブリッジ方式、ブシ
ュプル方式等複数個の電界効果トランジスタを使用する
場合の軽負荷時のアンバランスを防止できるようにした
電界効果トランジスタ駆動回路を提供することを目的と
する。
が狭いときの不飽和状態を改善し、ブリッジ方式、ブシ
ュプル方式等複数個の電界効果トランジスタを使用する
場合の軽負荷時のアンバランスを防止できるようにした
電界効果トランジスタ駆動回路を提供することを目的と
する。
本発明の構成
上記目的を達成するた′め、本発明は、電界効果トラン
ジスタのドレインとゲート回路との間に抵抗回路を接続
したことを特徴とする。
ジスタのドレインとゲート回路との間に抵抗回路を接続
したことを特徴とする。
実施例
第１図は本発明に係る電界効果トランジスタ駆動回路の
電気回路接続図である０図において、１はＭＯ９型電界
効果トランジスタである。この実施例ではＮチャンネル
型のものによって構成しであるが、Ｐチャンネル型のも
のであっても良い。
電気回路接続図である０図において、１はＭＯ９型電界
効果トランジスタである。この実施例ではＮチャンネル
型のものによって構成しであるが、Ｐチャンネル型のも
のであっても良い。
２は駆動パルスを発生する信号源であり、例えばパルス
幅変調回路等を備えて構成される。４は信号源２の出力
インピーダンスである。ｖｂは直流電圧である。５は電
界効果トランジスタｌの負荷である。
幅変調回路等を備えて構成される。４は信号源２の出力
インピーダンスである。ｖｂは直流電圧である。５は電
界効果トランジスタｌの負荷である。
電界効果トランジスタｌは信号源２からゲートＧに供給
される駆動パルスによって駆動され、ドレインＤとソー
スＳとの間に供給される直流電圧ｖｂをスイッチングす
る。スイッチング電源を構成する場合には、周知のよう
に、このスイッチグ出力を変換用変圧器で取出し、整流
平滑して負荷に供給する回路構成となる。
される駆動パルスによって駆動され、ドレインＤとソー
スＳとの間に供給される直流電圧ｖｂをスイッチングす
る。スイッチング電源を構成する場合には、周知のよう
に、このスイッチグ出力を変換用変圧器で取出し、整流
平滑して負荷に供給する回路構成となる。
上記の回路構成はごく一般的なものである。が、本発明
では電界効果トランジスタ１のドレインＤとゲートＧと
の間に抵抗回路３を接続したことが特徴となっている。
では電界効果トランジスタ１のドレインＤとゲートＧと
の間に抵抗回路３を接続したことが特徴となっている。
この実施例では、抵抗回路３はドレインＤとゲートＧと
の間に一本の抵抗を接続しである。この抵抗回路３の抵
抗値は信号源２のインピーダンス値より充分に大きい。
の間に一本の抵抗を接続しである。この抵抗回路３の抵
抗値は信号源２のインピーダンス値より充分に大きい。
電界効果トランジスタｌのドレインＤとゲートＧとの間
に上述のような抵抗回路３を接続すると、ドレイン電圧
が抵抗回路３を通してゲートＧに加わる。電界効果トラ
ンジスタｌがオンの時には、飽和状態であればドレイン
電圧が低く、ゲート電圧を下げるように働き、不飽和状
態であればドレイン電圧が高く、ゲート電圧を引き上げ
、より飽和させるように働く。その結果、不飽和の程度
が均一化される。従って、本発明によれば、ブリッジ型
スイッチング電源もしくはブシュプル型スイッチング電
源等のように、複数個の電界効果トランジスタを使用し
た場合でも、電界効果トランジスタ相互間のバランスを
保ち、変圧器にかかる電圧のバランスを維持することが
できる。
に上述のような抵抗回路３を接続すると、ドレイン電圧
が抵抗回路３を通してゲートＧに加わる。電界効果トラ
ンジスタｌがオンの時には、飽和状態であればドレイン
電圧が低く、ゲート電圧を下げるように働き、不飽和状
態であればドレイン電圧が高く、ゲート電圧を引き上げ
、より飽和させるように働く。その結果、不飽和の程度
が均一化される。従って、本発明によれば、ブリッジ型
スイッチング電源もしくはブシュプル型スイッチング電
源等のように、複数個の電界効果トランジスタを使用し
た場合でも、電界効果トランジスタ相互間のバランスを
保ち、変圧器にかかる電圧のバランスを維持することが
できる。
第２図は本発明に係る電界効果トランジスタ駆動回路の
別の実施例における電気回路接続図である。この実施例
では、抵抗回路３は電界効果トランジスタｌのドレイン
ＤとゲートＧの間に少なくとも２つの抵抗Ｒ１及びＲ２
を接続して構成されている。そして、この２つの抵抗Ｒ
ｚとＲ２の接続点（イ）とドレインＤとの間にダイオー
ドＤ１を、また接続点（イ）とソースＳとの間にコンデ
ンサＣ１をそれぞれ接続した回路構成となっている。
別の実施例における電気回路接続図である。この実施例
では、抵抗回路３は電界効果トランジスタｌのドレイン
ＤとゲートＧの間に少なくとも２つの抵抗Ｒ１及びＲ２
を接続して構成されている。そして、この２つの抵抗Ｒ
ｚとＲ２の接続点（イ）とドレインＤとの間にダイオー
ドＤ１を、また接続点（イ）とソースＳとの間にコンデ
ンサＣ１をそれぞれ接続した回路構成となっている。
この第２図の実施例の場合は、電界効果トランジスタ１
のオフ期間に抵抗Ｒ１を通してコンデンサＣ１が充電さ
れる。コンデンサＣ１に蓄積された電荷は、電界効果ト
ランジスタｌが次にオンした時にダイオードＤ１を通し
て放電される。ここで、抵抗Ｒ１及びコンデンサＣ１に
よる時定数回路の時定数Ｒ１・Ｃ１が、電界効果トラン
ジスタ１のスイッチング周波数より充分に大きいものと
し、電界効果トランジスタ１が飽和状態で動作している
とすると、コンデンサＣ１に蓄積されていた電荷は電界
効果トランジスタ１のオン期間にほぼ放出される。とこ
ろが、電界効果トランジスタ１が不飽和状態になると、
コンデンサＣ１の充電電圧ＶＣＩが電界効果トランジス
タ１のオン時ドレイン、ソース間電圧Ｖａｎ（不飽和電
圧）より高くならない限り、ダイオードＤ１は導通せず
、コンデンサＣ１の蓄積電荷も放電されない。つまり、
コンデンサＣ１の充電電圧Ｖｃｚは、電界効果トランジ
スタ１の不飽和電圧Ｖａｎに略等しくなるように制御さ
れるのである。
のオフ期間に抵抗Ｒ１を通してコンデンサＣ１が充電さ
れる。コンデンサＣ１に蓄積された電荷は、電界効果ト
ランジスタｌが次にオンした時にダイオードＤ１を通し
て放電される。ここで、抵抗Ｒ１及びコンデンサＣ１に
よる時定数回路の時定数Ｒ１・Ｃ１が、電界効果トラン
ジスタ１のスイッチング周波数より充分に大きいものと
し、電界効果トランジスタ１が飽和状態で動作している
とすると、コンデンサＣ１に蓄積されていた電荷は電界
効果トランジスタ１のオン期間にほぼ放出される。とこ
ろが、電界効果トランジスタ１が不飽和状態になると、
コンデンサＣ１の充電電圧ＶＣＩが電界効果トランジス
タ１のオン時ドレイン、ソース間電圧Ｖａｎ（不飽和電
圧）より高くならない限り、ダイオードＤ１は導通せず
、コンデンサＣ１の蓄積電荷も放電されない。つまり、
コンデンサＣ１の充電電圧Ｖｃｚは、電界効果トランジ
スタ１の不飽和電圧Ｖａｎに略等しくなるように制御さ
れるのである。
ここで、充電電圧ＶＣＩは抵抗Ｒ２を通してゲートＧを
駆動するから、不飽和の程度が高いほどゲートＧを強く
駆動し、飽和させようとする。その結果、不飽和の程度
が均一化される。このため、複数個の電界効果トランジ
スタを使用した場合でも、電界効果トランジスタ相互間
のバランスを保ち変圧器にかかる電圧のバランスを維持
することができる。
駆動するから、不飽和の程度が高いほどゲートＧを強く
駆動し、飽和させようとする。その結果、不飽和の程度
が均一化される。このため、複数個の電界効果トランジ
スタを使用した場合でも、電界効果トランジスタ相互間
のバランスを保ち変圧器にかかる電圧のバランスを維持
することができる。
第３図は本発明の更に別の実施例を示している。この実
施例では、電界効果トランジスタ１のゲートＧと信号源
２との間に、トランジスタＴｒｔ及びＴｒ２で構成され
たドライブ回路６を挿入し、スイッチング動作を高速化
した回路を示している。Ｒ５は正バイアス電源＋Ｖｇｇ
の出力抵抗である。
施例では、電界効果トランジスタ１のゲートＧと信号源
２との間に、トランジスタＴｒｔ及びＴｒ２で構成され
たドライブ回路６を挿入し、スイッチング動作を高速化
した回路を示している。Ｒ５は正バイアス電源＋Ｖｇｇ
の出力抵抗である。
ここで、抵抗回路３の抵抗Ｒ２の一端（ロ）は、電界効
果トランジスタ１のゲートＧに直接入る点（ハ）のみな
らず、正バイアス電源＋Ｖｇｇ側の点（ニ）或いは信号
源２側の点（ホ）の何れに接続しても良い。
果トランジスタ１のゲートＧに直接入る点（ハ）のみな
らず、正バイアス電源＋Ｖｇｇ側の点（ニ）或いは信号
源２側の点（ホ）の何れに接続しても良い。
第４図は本発明に係る電界効果トランジスタ駆動回路を
使用したスイッチング電源の具体的な回路構成を示す図
である。図において、第１図〜第３図と同一の参照符号
は同一性ある構成部分を示している。この実施例では、
ブシュプル型スイッチング電源を示し、変換用変圧器Ｔ
ｚの巻線Ｎｔ１及びＮ１２のそれぞれに２つの電界効果
トランジスタ駆動回路Ａ、Ｂを接続し、これらの電界効
果トランジスタ駆動回路Ａ、Ｂのスイッチング動作によ
り直流電圧ｖｂをスイッチングし、そのスイッチング出
力を変圧器Ｔ１の出力巻線Ｎ２に取り出し、出力巻線Ｎ
２に接続された整流平滑回路７で直流に変換して出力す
る回路構成となっている。Ｔ２及びＴ３はパルス幅変調
回路等を備える信号源からの駆動パルスを、電界効果ト
ランジスタ駆動回路Ａ、Ｈに供給する絶縁変圧器である
。
使用したスイッチング電源の具体的な回路構成を示す図
である。図において、第１図〜第３図と同一の参照符号
は同一性ある構成部分を示している。この実施例では、
ブシュプル型スイッチング電源を示し、変換用変圧器Ｔ
ｚの巻線Ｎｔ１及びＮ１２のそれぞれに２つの電界効果
トランジスタ駆動回路Ａ、Ｂを接続し、これらの電界効
果トランジスタ駆動回路Ａ、Ｂのスイッチング動作によ
り直流電圧ｖｂをスイッチングし、そのスイッチング出
力を変圧器Ｔ１の出力巻線Ｎ２に取り出し、出力巻線Ｎ
２に接続された整流平滑回路７で直流に変換して出力す
る回路構成となっている。Ｔ２及びＴ３はパルス幅変調
回路等を備える信号源からの駆動パルスを、電界効果ト
ランジスタ駆動回路Ａ、Ｈに供給する絶縁変圧器である
。
この実施例に示すように複数の電界効果トランジスタを
使用する回路方式の場合には、電界効果トランジスタや
そのドライブ回路のバラツキがあっても、不飽和の程度
をコンデンサＣ１の端子電圧によって均一化し、電界効
果トランジスタ相互間のバランスを保ち変圧器にかかる
電圧のバランスを維持できる。
使用する回路方式の場合には、電界効果トランジスタや
そのドライブ回路のバラツキがあっても、不飽和の程度
をコンデンサＣ１の端子電圧によって均一化し、電界効
果トランジスタ相互間のバランスを保ち変圧器にかかる
電圧のバランスを維持できる。
本発明の効果
以上述べたように、本発明は、電界効果トランジスタの
ドレインとゲート回路との間に抵抗回路を接続したこと
を特徴とするから、パルス幅が狭いときにも電界効果ト
ランジスタの不飽和状態を均一化し、複数個の電界効果
トランジスタを使用した場合には不飽和によるアンバラ
スを防止できる電界効果トランジスタ駆動回路を提供す
ることができる。
ドレインとゲート回路との間に抵抗回路を接続したこと
を特徴とするから、パルス幅が狭いときにも電界効果ト
ランジスタの不飽和状態を均一化し、複数個の電界効果
トランジスタを使用した場合には不飽和によるアンバラ
スを防止できる電界効果トランジスタ駆動回路を提供す
ることができる。
第１図は本発明に係る電界効果トランジスタ駆動回路の
電気回路接続図、第２図は同じく別の実施例における電
気回路接続図、第３図は更に別の実施例における電気回
路接続図、第４図は本発明に係る電界効果トランジスタ
駆動回路を利用したスイッチング電源の電気回路接続図
である。 １命・・電界効果トランジスタ ２・・・信号［３・・φ抵抗回路 第１図 第３図 −■９９
電気回路接続図、第２図は同じく別の実施例における電
気回路接続図、第３図は更に別の実施例における電気回
路接続図、第４図は本発明に係る電界効果トランジスタ
駆動回路を利用したスイッチング電源の電気回路接続図
である。 １命・・電界効果トランジスタ ２・・・信号［３・・φ抵抗回路 第１図 第３図 −■９９
Claims (2)
- （１） 電界効果トランジスタのドレインとゲート回路
との間に抵抗回路を接続したことを特徴とする電界効果
トランジスタ駆動回路。 - （２） 前記抵抗回路と前記電界効果トランジスタのド
レインとの間及びソースとの間に、ダイオード及びコン
デンサをそれぞれ接続したことを特徴とする特許請求の
範囲第１項に記載の電界効果トランジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9956584A JPS60242722A (ja) | 1984-05-17 | 1984-05-17 | 電界効果トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9956584A JPS60242722A (ja) | 1984-05-17 | 1984-05-17 | 電界効果トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60242722A true JPS60242722A (ja) | 1985-12-02 |
Family
ID=14250654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9956584A Pending JPS60242722A (ja) | 1984-05-17 | 1984-05-17 | 電界効果トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102803A (ja) * | 1985-10-31 | 1987-05-13 | Agency Of Ind Science & Technol | 気体分離膜 |
-
1984
- 1984-05-17 JP JP9956584A patent/JPS60242722A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102803A (ja) * | 1985-10-31 | 1987-05-13 | Agency Of Ind Science & Technol | 気体分離膜 |
| JPH0252531B2 (ja) * | 1985-10-31 | 1990-11-13 | Kogyo Gijutsuin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607033B2 (ja) | 半導体装置 | |
| US4616303A (en) | Circuit for voltage multiplication | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| JPS61502302A (ja) | 電界効果トランジスタのための変圧器を使用しない駆動回路 | |
| US5706189A (en) | Method of driving a power converter | |
| JPH0357713B2 (ja) | ||
| EP0315597A2 (en) | Analog multiplex for sensing the magnitude and sense of the current through a H-bridge stage utilizing a single sensing resistance | |
| US5381044A (en) | Bootstrap circuit for driving a power MOS transistor | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| US4899065A (en) | Pre-drive circuit | |
| JPH08251913A (ja) | スイッチングレギュレータ | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JPH08331839A (ja) | 電源回路 | |
| JPS60242722A (ja) | 電界効果トランジスタ駆動回路 | |
| JPH11145810A (ja) | ドライブ回路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 | |
| JP3164201B2 (ja) | 直流電源装置 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP2758477B2 (ja) | 携帯形情報機器 | |
| JP2735736B2 (ja) | スイッチング電源 | |
| JP2596141Y2 (ja) | スイッチング電源装置 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JPH022704A (ja) | 半導体スイッチング素子の駆動回路 | |
| JPH0130852Y2 (ja) |