JPS60240295A - プロセツサ相互の起動方式 - Google Patents
プロセツサ相互の起動方式Info
- Publication number
- JPS60240295A JPS60240295A JP9703384A JP9703384A JPS60240295A JP S60240295 A JPS60240295 A JP S60240295A JP 9703384 A JP9703384 A JP 9703384A JP 9703384 A JP9703384 A JP 9703384A JP S60240295 A JPS60240295 A JP S60240295A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- functions
- processors
- call
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、交換システムにおけるマルチプロセッサ処理
方式に関する。さらに具体的には、いくつかの機能を数
種類のプロセッサに機能分担して実現しているマルチプ
ロセッサ方式の交換システムにおける、プロセッサの相
互起動方式に関する。
方式に関する。さらに具体的には、いくつかの機能を数
種類のプロセッサに機能分担して実現しているマルチプ
ロセッサ方式の交換システムにおける、プロセッサの相
互起動方式に関する。
従来、この種のマルチプロセッサ方式による交換システ
ムは、プロセッサごとに機能分割されて、他のプロセッ
サの機能を活用すること力ｔできな（〜ため、システム
構成が限定される欠点カーあった。
ムは、プロセッサごとに機能分割されて、他のプロセッ
サの機能を活用すること力ｔできな（〜ため、システム
構成が限定される欠点カーあった。
本発明の目的は、プロセッサの既存の機會巳を変更する
ことなく新規な機能を一部追加することにより、他のプ
ロセッサの機能を起動可能として、上記欠点を解決し、
プロセッサ機能を簡明にすると共に、ひとつのプロセッ
サで交換システム内の他プロセツサの機能を具備可能と
したプロセッサ間の起動方式を提供するものである。
ことなく新規な機能を一部追加することにより、他のプ
ロセッサの機能を起動可能として、上記欠点を解決し、
プロセッサ機能を簡明にすると共に、ひとつのプロセッ
サで交換システム内の他プロセツサの機能を具備可能と
したプロセッサ間の起動方式を提供するものである。
本発明は、いくつかの機能を数種類のプロセッサに機能
分担して実現して０るマルチプロセッサ方式の交換シス
テムにおいて、それらの機能に変更を加えることなく新
機能を一部追加することにより、ひ、とつのプロセッサ
から他のプロセッサを起動して、その起動さ−れたプロ
セッサの機能を実現可能にし、それぞれのプロセッサ間
ｔあた力＼もシステ入内の他プロセツサの機能を具備し
ているかのよ５にすることを特徴とするプロセッサ相互
起動方式である。
分担して実現して０るマルチプロセッサ方式の交換シス
テムにおいて、それらの機能に変更を加えることなく新
機能を一部追加することにより、ひ、とつのプロセッサ
から他のプロセッサを起動して、その起動さ−れたプロ
セッサの機能を実現可能にし、それぞれのプロセッサ間
ｔあた力＼もシステ入内の他プロセツサの機能を具備し
ているかのよ５にすることを特徴とするプロセッサ相互
起動方式である。
次に本発明による実施例を、１面を参照して説明する。
第１図は、本発明のプロセッサ相互起動方式の実施例を
示すプロセッサ構成図であり、保守運用機能と呼処理機
能とを別−々のプロセッサで実現し、呼処理機能担当の
プロセッサは複数存在して、バスで接続されている。図
中の（Ｐａ）は保守運用担当のプロセッサａ （Ｐｂ
＋ Ｐｃ ｙ ｐｄ ）は呼処理担当のプロセッサ、
（ＡＰ）は保守運用機能、（ＣＰ）は呼処理機能、（Ｆ
ｌ）は保守運用機能（ＡＰ） Ｋ属する；マント分析機
能、（Ｆ２）は呼処理機能（ＣＰ ）に属する呼設定機
能、（ａ）はプロセッサ（Ｐａ） Ｐ′３の他プロセツ
サ機能とのインク７工−ス機能、（ロ）はプロセッサＣ
Ｐｂ）内の他プロセツサ機能とのインタフェース機能、
（Ｃ）はプロセッサ（Ｐｃ）内の他プロセツサ機能との
インタフェース機能、 （Ｔａ）はプロセッサ（Ｐａ）
に接続されているマンマシンインタフェース用の端末、
（Ｔｂ）はプロセッサ（す）に接続されているマンマシ
ンインタフェース用の端末、（Ｃ１）はプロセッサ（Ｐ
ｄ）に接続されている通信回線、（Ｃ２）はプロセッサ
（Ｐａ）に接続されている通信回線、 （１１）は端末
のインタフニー、＊部、（１２）は通信回線のインタフ
ェース部、（ＣＩＩ）はプロセッサ（ＰａとＰｂ）を結
ぶ回線、（ＣＩ２）はプロセッサ（ＰａとＰｃ）を結ぶ
回線、（ＣＩ３）はグ四セツｆ（ＰａとＰｄ）を結ぶ回
線、＠。よプ。＝ッ？ （Ｐｂ ｈ Ｐｃ ｈ Ｐｄ）
□Ｍ Ｌ、 ”Ｃイるバスであり、図中の（１，２，３
，４，５） は各種の制御起動径路を示す。
示すプロセッサ構成図であり、保守運用機能と呼処理機
能とを別−々のプロセッサで実現し、呼処理機能担当の
プロセッサは複数存在して、バスで接続されている。図
中の（Ｐａ）は保守運用担当のプロセッサａ （Ｐｂ
＋ Ｐｃ ｙ ｐｄ ）は呼処理担当のプロセッサ、
（ＡＰ）は保守運用機能、（ＣＰ）は呼処理機能、（Ｆ
ｌ）は保守運用機能（ＡＰ） Ｋ属する；マント分析機
能、（Ｆ２）は呼処理機能（ＣＰ ）に属する呼設定機
能、（ａ）はプロセッサ（Ｐａ） Ｐ′３の他プロセツ
サ機能とのインク７工−ス機能、（ロ）はプロセッサＣ
Ｐｂ）内の他プロセツサ機能とのインタフェース機能、
（Ｃ）はプロセッサ（Ｐｃ）内の他プロセツサ機能との
インタフェース機能、 （Ｔａ）はプロセッサ（Ｐａ）
に接続されているマンマシンインタフェース用の端末、
（Ｔｂ）はプロセッサ（す）に接続されているマンマシ
ンインタフェース用の端末、（Ｃ１）はプロセッサ（Ｐ
ｄ）に接続されている通信回線、（Ｃ２）はプロセッサ
（Ｐａ）に接続されている通信回線、 （１１）は端末
のインタフニー、＊部、（１２）は通信回線のインタフ
ェース部、（ＣＩＩ）はプロセッサ（ＰａとＰｂ）を結
ぶ回線、（ＣＩ２）はプロセッサ（ＰａとＰｃ）を結ぶ
回線、（ＣＩ３）はグ四セツｆ（ＰａとＰｄ）を結ぶ回
線、＠。よプ。＝ッ？ （Ｐｂ ｈ Ｐｃ ｈ Ｐｄ）
□Ｍ Ｌ、 ”Ｃイるバスであり、図中の（１，２，３
，４，５） は各種の制御起動径路を示す。
実施例１
保守運用機能（ＡＰ）の機能に属するコマンド分析機能
（Ｆｌ）を起動し、目的の処理を行なうためＫは、端末
（Ｔａ ）からコマンド（ｃｍｄ）を投入するととによ
り実現されるが〔起動径路（１） ） 、新しく、イン
ク７工−−機能（畠とｂ）ならびに、プロセッサ（Ｐｂ
）内に端末のインク７工−ス部（ｔｌ）を追加すると共
に、端末（Ｔｂ ）を設置し、端末（Ｔｂ）カらコマン
ド（ｃｍｄｌ）を投入することにより、インタフェース
機能（ｂとａ）をインタフェースとして；マント分析機
能（Ｆｌ）を起動することができる〔起動径ｊｆ！ｒ（
２））。こめ時、あたかも保守運用機能（ＡＰ）の機能
が、他のプロセッサ＜Ｐｂ ）に具備されているかのよ
うに処理される。
（Ｆｌ）を起動し、目的の処理を行なうためＫは、端末
（Ｔａ ）からコマンド（ｃｍｄ）を投入するととによ
り実現されるが〔起動径路（１） ） 、新しく、イン
ク７工−−機能（畠とｂ）ならびに、プロセッサ（Ｐｂ
）内に端末のインク７工−ス部（ｔｌ）を追加すると共
に、端末（Ｔｂ ）を設置し、端末（Ｔｂ）カらコマン
ド（ｃｍｄｌ）を投入することにより、インタフェース
機能（ｂとａ）をインタフェースとして；マント分析機
能（Ｆｌ）を起動することができる〔起動径ｊｆ！ｒ（
２））。こめ時、あたかも保守運用機能（ＡＰ）の機能
が、他のプロセッサ＜Ｐｂ ）に具備されているかのよ
うに処理される。
実施例２
通信回線（Ｃ１）から発呼要求（ｃａｌ）をプロセッサ
（Ｐｄ）が受信した場合、通常、該プロセッサ（Ｐｄ）
内の呼処理機能（ｃｐ）の機能に属する呼設定機能（Ｆ
２）を起動し、呼の設定を行なうが〔起動径路（４）
） 、新しく、インタフェース機能（Ｃとｄ）を追加す
れば、該プロセッサ（Ｐｄ ）が込み合って輻袂状態で
あり、かつ、他のプロセッサ（Ｐｃ）が輻幀状態でない
場合、該プロセッサ（Ｐｄ）が行なうべき呼処理を他の
プロセッサ（Ｐｃ）の呼処理機能（ＣＰ）が代行して行
ない、交換システム全体の処理の分散化が計れる〔起動
径路（５）〕。
（Ｐｄ）が受信した場合、通常、該プロセッサ（Ｐｄ）
内の呼処理機能（ｃｐ）の機能に属する呼設定機能（Ｆ
２）を起動し、呼の設定を行なうが〔起動径路（４）
） 、新しく、インタフェース機能（Ｃとｄ）を追加す
れば、該プロセッサ（Ｐｄ ）が込み合って輻袂状態で
あり、かつ、他のプロセッサ（Ｐｃ）が輻幀状態でない
場合、該プロセッサ（Ｐｄ）が行なうべき呼処理を他の
プロセッサ（Ｐｃ）の呼処理機能（ＣＰ）が代行して行
ない、交換システム全体の処理の分散化が計れる〔起動
径路（５）〕。
実施例３
保守運用専用のプロセッサである（Ｐａ）に、新しく、
インタフェース機能（ａ）と通信回線のインタフェース
部（ｔ２）を追加すると共に、通信回線（Ｃ２）を設置
することにより、インタフェース機ｉ （ａ）をインタ
フェースとして、プロセッサ（Ｐｃ）の呼設定機能（Ｆ
２）を発呼要求（ｃａｌｌ）によって起動することによ
り、呼の設定が可能となり、あたかもプロセラｔ（Ｐａ
）内に呼処理機能が具備されているかのように取り扱え
る〔起動径路（３）〕。
インタフェース機能（ａ）と通信回線のインタフェース
部（ｔ２）を追加すると共に、通信回線（Ｃ２）を設置
することにより、インタフェース機ｉ （ａ）をインタ
フェースとして、プロセッサ（Ｐｃ）の呼設定機能（Ｆ
２）を発呼要求（ｃａｌｌ）によって起動することによ
り、呼の設定が可能となり、あたかもプロセラｔ（Ｐａ
）内に呼処理機能が具備されているかのように取り扱え
る〔起動径路（３）〕。
本発明は以上説明したように、各プロセッサの既機能を
変更することなく、新機能を一部追加することにより、
あたかも他のプロセッサの機能を具備しているかのよう
に取り扱える効果がある。
変更することなく、新機能を一部追加することにより、
あたかも他のプロセッサの機能を具備しているかのよう
に取り扱える効果がある。
第１図は、本発明による一実施例を示すシステム図であ
る。 Ｐａ：保守運用担当のプロセッサ Ｐ ｂ ｅ Ｐ ｃ ｅ Ｐ ｄ ：呼処理担当のプロ
セッサＡＰ：保守運用機能 ＣＰ：呼処理機能 Ｆｌ：コマンド分析機能 Ｆ２：呼設定機能 ａ ｅ ｋ） ＊ Ｃｅ ｄ ：インタフェース機能Ｔ
ａ、Ｔｂ：マンマシンインタブエース用ノ端末ＣＩ 、
Ｃ２：通信回線 ｔｌ ｔ ｔ２ ：インタフェース部 Ｃ１１，ＣＩ２．ＣＩ３ ：回線 Ｂ：バス。 特許出願人 日本電気株式会社 代理人 内 原 腎、
る。 Ｐａ：保守運用担当のプロセッサ Ｐ ｂ ｅ Ｐ ｃ ｅ Ｐ ｄ ：呼処理担当のプロ
セッサＡＰ：保守運用機能 ＣＰ：呼処理機能 Ｆｌ：コマンド分析機能 Ｆ２：呼設定機能 ａ ｅ ｋ） ＊ Ｃｅ ｄ ：インタフェース機能Ｔ
ａ、Ｔｂ：マンマシンインタブエース用ノ端末ＣＩ 、
Ｃ２：通信回線 ｔｌ ｔ ｔ２ ：インタフェース部 Ｃ１１，ＣＩ２．ＣＩ３ ：回線 Ｂ：バス。 特許出願人 日本電気株式会社 代理人 内 原 腎、
Claims (1)
- いくつかの機能を数種類のプみセッサに機能分担して実
現しているマルチプロセッサ方式のシステムにおいて、
それらの機能に変更を加えることなく新機能を一部追加
することにより、ひとつのプロセッサから他のプロセッ
サを起動して、その起動されたプロセッサの機能を実現
可能にし、それぞれのプロセッサがあたかも該システム
内の他プロセツサの機能を具備しているかのようにする
ことを％徴とするプロセッサ相互の起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9703384A JPS60240295A (ja) | 1984-05-15 | 1984-05-15 | プロセツサ相互の起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9703384A JPS60240295A (ja) | 1984-05-15 | 1984-05-15 | プロセツサ相互の起動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60240295A true JPS60240295A (ja) | 1985-11-29 |
Family
ID=14181183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9703384A Pending JPS60240295A (ja) | 1984-05-15 | 1984-05-15 | プロセツサ相互の起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60240295A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734931A (en) * | 1986-03-21 | 1988-03-29 | American Telephone And Telegraph Company And At&T Information Systems Inc. | Integrated calling directory |
-
1984
- 1984-05-15 JP JP9703384A patent/JPS60240295A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734931A (en) * | 1986-03-21 | 1988-03-29 | American Telephone And Telegraph Company And At&T Information Systems Inc. | Integrated calling directory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60240295A (ja) | プロセツサ相互の起動方式 | |
| US20050223130A1 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JPS6162939A (ja) | デイスパツチング方式 | |
| JP3484549B2 (ja) | 遠隔情報通信方法及び通信装置とそれに用いられる ターミナルアダプタ | |
| JPS5975350A (ja) | マルチプロセツサシステムにおけるメモリ管理方法 | |
| JPS6324348A (ja) | メモリ共有方式 | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPS62285150A (ja) | オペレ−テイングシステムのフアイル制御方式 | |
| JPH02162440A (ja) | データ転送制御方式 | |
| JPS62247645A (ja) | バス型ｌａｎシステム | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS62286155A (ja) | マルチｃｐｕ制御方式 | |
| JPS6020273A (ja) | デ−タ転送方式 | |
| JPS5936836A (ja) | 割込み制御装置 | |
| JPS6126699B2 (ja) | ||
| JPS61143863A (ja) | バス分割制御方式 | |
| JPS6376042A (ja) | バス要求の制御方法 | |
| JPS6074829A (ja) | 接続デ−タ参照方式 | |
| JPH03160546A (ja) | バスコンバート方式のコンピュータシステム | |
| JPS61182162A (ja) | マルチプロセツサシステムの情報伝達経路管理方式 | |
| JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
| JPS60156162A (ja) | 演算装置 | |
| JPH05342116A (ja) | マイクロプロセッサ | |
| JPS60254264A (ja) | 複数装置の制御方式 | |
| JPS61190649A (ja) | Ｄｍａ転送制御装置 |