JPS61182162A - マルチプロセツサシステムの情報伝達経路管理方式 - Google Patents
マルチプロセツサシステムの情報伝達経路管理方式Info
- Publication number
- JPS61182162A JPS61182162A JP60022357A JP2235785A JPS61182162A JP S61182162 A JPS61182162 A JP S61182162A JP 60022357 A JP60022357 A JP 60022357A JP 2235785 A JP2235785 A JP 2235785A JP S61182162 A JPS61182162 A JP S61182162A
- Authority
- JP
- Japan
- Prior art keywords
- multiprocessor
- system bus
- information
- unit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はマルチプロセッサシステムの情報伝達経路管理
方式に関する。
方式に関する。
Ｂ０発明の概要
本発明は複数のプロセッサのシステムバスを共通接続し
て成るマルチプロセッサを単位システムとし、この単位
システムのシステムバスを多段に接続したマルチプロセ
ッサにおいて、 単位システム間に情報の伝達経路を管理するシステムバ
ス結合装置を設け、伝送情報に付加して送出される宛先
情報に基づいて単位システム間の情報伝達経路を管理す
ることによシ、 各単位システムのシステムバスの負荷を軽減し、全体の
システムでの応答速度を向上させるようにしたものであ
る。
て成るマルチプロセッサを単位システムとし、この単位
システムのシステムバスを多段に接続したマルチプロセ
ッサにおいて、 単位システム間に情報の伝達経路を管理するシステムバ
ス結合装置を設け、伝送情報に付加して送出される宛先
情報に基づいて単位システム間の情報伝達経路を管理す
ることによシ、 各単位システムのシステムバスの負荷を軽減し、全体の
システムでの応答速度を向上させるようにしたものであ
る。
Ｃ０従来の技術
従来において、データ処理の高速化やシステム資源の効
率的な使用を図るために、第３図に示すように、複数の
プロセッサＰ／ 、ＰＪのシステムバスＢＵＳを共通接
続して成るマルチプロセッサＭＰ／〜ＭＰＱをそれぞれ
単位システムバス、コの単位システムＭＰ／〜ＭＰ４Ａ
のシステムバスＢＵＳｔ−多段に接続したマルチプロセ
ッサシステムがある。
率的な使用を図るために、第３図に示すように、複数の
プロセッサＰ／ 、ＰＪのシステムバスＢＵＳを共通接
続して成るマルチプロセッサＭＰ／〜ＭＰＱをそれぞれ
単位システムバス、コの単位システムＭＰ／〜ＭＰ４Ａ
のシステムバスＢＵＳｔ−多段に接続したマルチプロセ
ッサシステムがある。
このようなシステムにおいては、各単位システムのマル
チプロセッサＭＰ／〜ＭＰ弘にそれぞれ優先順位を設定
してデータ処理を行なわせることによシ、複雑なデータ
処理を高速で処理することができる。
チプロセッサＭＰ／〜ＭＰ弘にそれぞれ優先順位を設定
してデータ処理を行なわせることによシ、複雑なデータ
処理を高速で処理することができる。
また、いずれか１つのマルチプロセッサが故障したとし
ても他のマルチプロセッサにデータ処理を代行させるこ
とができるので、信頼性を向上させることができる。
ても他のマルチプロセッサにデータ処理を代行させるこ
とができるので、信頼性を向上させることができる。
ｐ０発明が解決しようとする問題点
ところが、各マルチプロセッサＭＰ／〜ＭＰ４（のシス
テムバスＢＴＪＢが全て接続されているため、２つのマ
ルチプロセッサ間において情報を伝達している最中には
システムバスＢＵＳが占有される状態となシ、残シのマ
ルチプロセッサはシステムバスＢＵＳを使用でき々くな
シ、マルチプロセッサ間の情報伝達に無駄な待機時間が
生じ、全体としての応答速度が低下するという要因を有
していた。
テムバスＢＴＪＢが全て接続されているため、２つのマ
ルチプロセッサ間において情報を伝達している最中には
システムバスＢＵＳが占有される状態となシ、残シのマ
ルチプロセッサはシステムバスＢＵＳを使用でき々くな
シ、マルチプロセッサ間の情報伝達に無駄な待機時間が
生じ、全体としての応答速度が低下するという要因を有
していた。
Ｅ０問題点を解決するための手段
本発明は、単位システム間に情報経路を管理するシステ
ムバス結合装置を設け、単位システム間の伝送情報に付
加して送出される宛先情報に基づいて単位システム間の
情報伝達経路を管理するようにしたものである。
ムバス結合装置を設け、単位システム間の伝送情報に付
加して送出される宛先情報に基づいて単位システム間の
情報伝達経路を管理するようにしたものである。
７、作 用
伝送情報はその宛先に応じて経路が選択される。
この、ため、この宛先に通じる経路を持たない単位シス
テムではシステムバスが占有されなくなシ、システムバ
スが自由に使用でき単位システム内におけるプロセッサ
間の情報伝達により予め割当てられた処理を遅滞なく行
うことができる。
テムではシステムバスが占有されなくなシ、システムバ
スが自由に使用でき単位システム内におけるプロセッサ
間の情報伝達により予め割当てられた処理を遅滞なく行
うことができる。
Ｇ、実 施 例
第１図は本発明の一実施例を示すブロック図でアシ、従
来と異なる点は単位システムとしてのマルチプロセッサ
ＭＰ／〜ＭＰ弘のシステムバス結合部にシステムバス結
合装置ＢＯ／〜ＢＣ，？を設け、単位システム間のシス
テムバスＢＵＳを結合したことである。
来と異なる点は単位システムとしてのマルチプロセッサ
ＭＰ／〜ＭＰ弘のシステムバス結合部にシステムバス結
合装置ＢＯ／〜ＢＣ，？を設け、単位システム間のシス
テムバスＢＵＳを結合したことである。
このシステムバス結合装置ＢＯ／〜ＢＯ，？は、システ
ムバスＢＵ８に送出される情報の伝達経路を管理する機
能を有している。すなわち、結合部ｆＢｃ！／はマルチ
プロセッサＭＰ３のシステムバス３０日に送出された伝
送情報の宛先がマルチプロセッサＭＰ／であれば、この
伝送情報をマルチプロセッサＭＰ／のシステムパスＢｔ
ｒｓｉ’ｃｉ送する。同様に、結合装置ＢＯコはマルチ
プロセッサＭＰ、７のシステムバスＢＵ８に送出された
伝送情報の宛先がマルチプロセッサＭＰコであれば、こ
ｆ：）伝送情報をマルチプロセッサＭＰコのシステムバ
スＢＵ８に転送する。一方、結合装置ＢＯ，？はマルチ
プロセッサＭＰ４４システムバスニ送出すした伝送情報
の宛先がＭＰ／またはＭＰコであれば、この伝送情報を
マルチプロセッサＭＰ３のシステムパスＢＵＥＩに転送
する。
ムバスＢＵ８に送出される情報の伝達経路を管理する機
能を有している。すなわち、結合部ｆＢｃ！／はマルチ
プロセッサＭＰ３のシステムバス３０日に送出された伝
送情報の宛先がマルチプロセッサＭＰ／であれば、この
伝送情報をマルチプロセッサＭＰ／のシステムパスＢｔ
ｒｓｉ’ｃｉ送する。同様に、結合装置ＢＯコはマルチ
プロセッサＭＰ、７のシステムバスＢＵ８に送出された
伝送情報の宛先がマルチプロセッサＭＰコであれば、こ
ｆ：）伝送情報をマルチプロセッサＭＰコのシステムバ
スＢＵ８に転送する。一方、結合装置ＢＯ，？はマルチ
プロセッサＭＰ４４システムバスニ送出すした伝送情報
の宛先がＭＰ／またはＭＰコであれば、この伝送情報を
マルチプロセッサＭＰ３のシステムパスＢＵＥＩに転送
する。
このような伝送情報の経路の管理は、結合装置ＢＯ／〜
ＢＯ，？のそれぞれを起点として接続されているマルチ
プロセッサを予め設定しておくことにより、宛先情報と
の単純な照合によって行うことができる。
ＢＯ，？のそれぞれを起点として接続されているマルチ
プロセッサを予め設定しておくことにより、宛先情報と
の単純な照合によって行うことができる。
第２図は、結合装ｋＢＯＪを単一方向の伝送経路とした
場合の詳細な実施例を示す図であシ、マルチプロセッサ
ＭＰ／〜ＭＰ、？からＭＰ１ｉ４に対スる伝送情報をそ
れぞれ選択的に通過させるゲート回路Ｇ／〜Ｇ３が設け
られ、各プロセッサＭＰ／〜ＭＰ、？の伝送情報に付加
された宛先情報がデコーダＤＥＯによって解読され、こ
の解読結果によってセレクタ８ＫＬからゲート回路Ｇ／
〜Ｇ３のイネーブル信号が発せられ、宛先情報に対応し
たゲート回路Ｇ／〜０３の１つが導通して目的とするマ
ルチプロセッサＭＰ４Ｃに対して伝送情報が転送される
ようになっている。
場合の詳細な実施例を示す図であシ、マルチプロセッサ
ＭＰ／〜ＭＰ、？からＭＰ１ｉ４に対スる伝送情報をそ
れぞれ選択的に通過させるゲート回路Ｇ／〜Ｇ３が設け
られ、各プロセッサＭＰ／〜ＭＰ、？の伝送情報に付加
された宛先情報がデコーダＤＥＯによって解読され、こ
の解読結果によってセレクタ８ＫＬからゲート回路Ｇ／
〜Ｇ３のイネーブル信号が発せられ、宛先情報に対応し
たゲート回路Ｇ／〜０３の１つが導通して目的とするマ
ルチプロセッサＭＰ４Ｃに対して伝送情報が転送される
ようになっている。
結合装置Ｂｅ／、Ｂ（’２についても同様に構成されて
いる。
いる。
従って、例えばマールチプロセッサＭＰダ内のプロセッ
サＰλからマルチプロセッサＭ Ｐ Ｊ内ｆ）ｆロセツ
サＰＪに対して情報を伝送する場合、結合装置ＢＯ３と
ＢＣｊＪによってこれらのプロセッサＰ、２間の伝達経
路が選択されるが、結合装置Ｂｅ／においてはマルチプ
ロセッサＭＰ ／内のプロセッサＰ／、Ｐコにつながる
伝達経路は選択されない。
サＰλからマルチプロセッサＭ Ｐ Ｊ内ｆ）ｆロセツ
サＰＪに対して情報を伝送する場合、結合装置ＢＯ３と
ＢＣｊＪによってこれらのプロセッサＰ、２間の伝達経
路が選択されるが、結合装置Ｂｅ／においてはマルチプ
ロセッサＭＰ ／内のプロセッサＰ／、Ｐコにつながる
伝達経路は選択されない。
このため、マルチプロセッサＭＰ／ではシステムバスＢ
ＵＳを自由に１更用することができる。これにより、マ
ルチプロセッサＭＰ／におけるデータ処理を独立して進
めることができる。
ＵＳを自由に１更用することができる。これにより、マ
ルチプロセッサＭＰ／におけるデータ処理を独立して進
めることができる。
Ｈ０発明の効果
以上の説明から明らかなように本発明によれば、伝送情
報はその宛先に応じて経路が選択されるため、この宛先
に通じる経路を持たない単位システムではシステムバス
が占有されなくなシ、システムバスを自由に使用するこ
とができるようになシ、単位システム内におけるプロセ
ッサ間の情報伝達により予め割当てられた処理を行うこ
とができる。
報はその宛先に応じて経路が選択されるため、この宛先
に通じる経路を持たない単位システムではシステムバス
が占有されなくなシ、システムバスを自由に使用するこ
とができるようになシ、単位システム内におけるプロセ
ッサ間の情報伝達により予め割当てられた処理を行うこ
とができる。
この結果、各単位システム内におけるシステムバスの負
荷が軽減され、全体のシステムでの応答速度を向上させ
ることができる。
荷が軽減され、全体のシステムでの応答速度を向上させ
ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
システムパス結合装置の一実施例を示す図、第３図は従
来のシステムの構成を示すブロック図である。 Ｐ／、Ｐコ・・・プロセッサ、ＭＰ／〜ＭＰ弘・・・マ
ルチプロセッサ、ＢＯ／〜ＢＣ３・・・システムパス結
合回路。 第１図 ＭＰＩ ＭＰ２ ＭＰ３
システムパス結合装置の一実施例を示す図、第３図は従
来のシステムの構成を示すブロック図である。 Ｐ／、Ｐコ・・・プロセッサ、ＭＰ／〜ＭＰ弘・・・マ
ルチプロセッサ、ＢＯ／〜ＢＣ３・・・システムパス結
合回路。 第１図 ＭＰＩ ＭＰ２ ＭＰ３
Claims (1)
- 複数のプロセッサのシステムバスを共通接続して成るマ
ルチプロセッサを単位システムとし、この単位システム
のシステムバスを多段に接続したマルチプロセッサシス
テムにおいて、単位システム間に情報の伝達経路を管理
するシステムバス結合装置を設け、伝送情報に付加して
送出される宛先情報に基づいて単位システム間の情報伝
達経路を管理することを特徴とするマルチプロセッサシ
ステムの情報伝達経路管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022357A JPS61182162A (ja) | 1985-02-07 | 1985-02-07 | マルチプロセツサシステムの情報伝達経路管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022357A JPS61182162A (ja) | 1985-02-07 | 1985-02-07 | マルチプロセツサシステムの情報伝達経路管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182162A true JPS61182162A (ja) | 1986-08-14 |
Family
ID=12080385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022357A Pending JPS61182162A (ja) | 1985-02-07 | 1985-02-07 | マルチプロセツサシステムの情報伝達経路管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182162A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218532A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | バス接続方式 |
-
1985
- 1985-02-07 JP JP60022357A patent/JPS61182162A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218532A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | バス接続方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7818388B2 (en) | Data processing system, method and interconnect fabric supporting multiple planes of processing nodes | |
| US6971098B2 (en) | Method and apparatus for managing transaction requests in a multi-node architecture | |
| US6782468B1 (en) | Shared memory type vector processing system, including a bus for transferring a vector processing instruction, and control method thereof | |
| US7627738B2 (en) | Request and combined response broadcasting to processors coupled to other processors within node and coupled to respective processors in another node | |
| US7409481B2 (en) | Data processing system, method and interconnect fabric supporting destination data tagging | |
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| KR102469404B1 (ko) | 데이터 처리 시스템 | |
| JPH0772889B2 (ja) | 情報処理システム | |
| US20060179253A1 (en) | Data processing system, method and interconnect fabric that protect ownership transfer with a protection window extension | |
| US8103791B2 (en) | Synchronized communication in a data processing system | |
| US7483422B2 (en) | Data processing system, method and interconnect fabric for selective link information allocation in a data processing system | |
| US7944932B2 (en) | Interconnect fabric for a data processing system | |
| US8254411B2 (en) | Data processing system, method and interconnect fabric having a flow governor | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JPS61182162A (ja) | マルチプロセツサシステムの情報伝達経路管理方式 | |
| US7254694B2 (en) | Processors interconnect fabric with relay broadcasting and accumulation of partial responses | |
| KR102476933B1 (ko) | 인터커넥트 및 인터커넥트의 작동방법 | |
| JP2539436B2 (ja) | プロセツサ間通信方式 | |
| JP2528954B2 (ja) | メモリアクセス制御方式 | |
| JPH0234062B2 (ja) | Maruchipurosetsusashisutemuniokerumemoriakusesuseigyohoshiki | |
| JPS58159126A (ja) | デ−タ処理システム | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS6152768A (ja) | マルチプロセツサシステムの割込み制御機構 | |
| JPS61269545A (ja) | 計算機システム |