JPS60239058A - ダイナミツク制御を有する電荷結合半導体装置 - Google Patents

ダイナミツク制御を有する電荷結合半導体装置

Info

Publication number
JPS60239058A
JPS60239058A JP60085573A JP8557385A JPS60239058A JP S60239058 A JPS60239058 A JP S60239058A JP 60085573 A JP60085573 A JP 60085573A JP 8557385 A JP8557385 A JP 8557385A JP S60239058 A JPS60239058 A JP S60239058A
Authority
JP
Japan
Prior art keywords
charge
electrode
electrodes
semiconductor device
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60085573A
Other languages
English (en)
Inventor
アーノルドウス・ヨハネス・ユリアナ・ボーデウイエインス
レオナルド・ヤン・マリア・エツセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60239058A publication Critical patent/JPS60239058A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Networks Using Active Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、主表面に少なくとも1つの電荷移動チャネル
が形成され、この同じ主表面に、電荷蓄積のための調整
信号と電荷移動のためのクロック信号が加えられること
のできる電極系が設けられた半導体を有する電荷結合半
導体装置に関するものである。
このようにな電荷結合装置は種々の技術分野に用いられ
ており、例えば、情報が放射線感知部分内に発生され、
次いで必要ならばメモリ部分内に蓄えられるようにした
ソリッドステートカメラ内のイメージセンサとして用い
られている。情報は次いで電気的な手段によってテレビ
ジョン信号に変換してもよいが、例えばメモリディスク
またはメモリテープに一時的に記憶させてもよい。
冒頭に述べた種類の装置は、本願人の出願に係るドイツ
国特許出願第8301977号に記載されている。この
特許出願には、電荷蓄積および電荷移動のための電位井
戸(potential well)を発生する電極を
別々に駆動することによって使用半導体表面積の量を著
しく減少するようにした就中高解像度のイメージセンサ
装置が記載されている。
このドイツ国特許出願に示された実施例では、スイッチ
素子は、クロック信号か調整信号の何れかがイメージセ
ンサ装置の電極に加えられるようにレジスタより駆動さ
れる。調整信号はこの場合可変である。
本発明の装置は、半導体装置は単相または多相タロツク
によって制御可能で数個の段を有する少なくとも1つの
シフトレジスタを有し、電極がこのシフトレジスタの段
に導電的に接続されたことを特徴とする。
シフトレジスタの周期性のために、このような段は異な
って形成することができることに留意すべきである。こ
の場合電極は成る場合には例えばこのような段の出力に
接続してもよく、また別の場合には段の人力または段の
全く異なる部分にさえ接続してもよい。実施例の1つよ
り明らかになるように、所定の条件下ではシフトレジス
タの入力端子は第1段の部分を形成するものと考えるべ
きである、というのは電極はこれに導電的に接続されて
いるからである。
本発明は次のような事実の認識に基づくものである、即
ち、一方においては、シフトレジスタの出力電圧は調整
信号およびクロック信号として用いられることができ、
他方においては、このようなシフトレジスタは、連続す
る出力においてクロックパルス信号と調整信号の所望の
変化が得られるように動作されることができる。前記の
ドイツ国特許出願に記載された利点の外に、本発明の装
置は、前記のドイツ国特許出願に示されたスイッチ素子
(MOS )ランジスタ)が無くてもよいので、電子制
御手段を遥かに小さな表面上に実現することができると
いう利点をもつ。
使用されるシフトレジスタはダイナミックシフトレジス
タであるのが好ましい、というのは、このレジスタはよ
り小さい表面上に実現できるからである。
この関係においてダイナミックシフトレジスタというの
は、数個の部分または役を有し、対応する部分または段
ガクロック信号により同期的にスイッチオンおよびオフ
され、一方、異なるクロック信号の間前記の部分または
役向の情報は容量性の電荷蓄積によって維持されるよう
なすべてのスイッチ装置を意味するものである。
このシフトレジスタは、例えばクロック信号で制御され
るスイッチングトランジスタによって互いに接続された
数個のインバータを有するように種々の方法で実現する
ことができる。この場合、インバータ回路の状態を決め
る電荷は例えばこの回路の寄生容量に蓄えられ、−力出
力は電荷結合半導体装置の電極に接続される。
本発明の装置のこのような好ましい実施例では、インパ
ーク回路は相補MO3)ランジスクでつくられる。この
実施例は、シフトレジスタの1つの段を3つのトランジ
スタだけでつくることができるという利点を有する。
シフトレジスタがつくられるスペースは、電荷結合装置
の2つの連続した電極間の間隔よりも大きな幅または長
さを有するのが普通であろう。これは次のことを意味す
る、即ち、決まった寸法のシフトレジスタでは、電荷結
合装置のn個の電極をこの寸法内で移動方向に配設し、
n個の段をこれ等のn個の電極の両側に置かねばならず
、この場合段の各々が電極を駆動する。幾らかの余裕を
得、配線に関する問題を低減するために、規則的に(例
えば3段目または4段目毎に)電極系の電極の1つをシ
フトレジスタの2つの段の貫通接続として用いるのが好
ましい。n個の電極のそばには、その都度シフトレジス
タのn/2段が電極系の両側に設けられる。
シフトレジスタの段は必ずしも反転でなくてもよい。け
れども、この場合すべての出力が同時に高または低とな
り得るので、この場合には少なくとも2つのシフトレジ
スタが必要で、これ等のレジスタは電極系の両側に設け
られるのが有利である。
以下に本発明を幾つかの実施例と添付の図面を参照して
より詳しく説明する。
図面は線図的なもので寸法比は無視しであるが、図面を
見易くするために特に断面の厚さ方向の寸法を誇張しで
ある。同じ導電型のタイプの半導体領域は同じ方向の斜
線で示しである。なお図面の対応部分には同じ符号を付
しである。
先ず本発明の動作原理を第1図で詳しく説明する。この
第1図は、半導体5を有する電荷結合半導体装置1を示
す。半導体5は例えば略々10Ω・amの抵抗率を有す
るn型のシリコン基板50と、その中に略々3 ・10
15原子7cm3のドープが与えられたp型頭域7より
成る。前記の半導体は主表面8に少なくとも1つの電荷
移動チャネル、この場合にはほぼ1μmの厚さと略々1
016原子/cm3の平均不純物濃度を有するn型領域
チャネル11で構成された電荷移動チャネルを有する。
前記の主表面8は絶縁層例えば酸化シリコンの層12で
覆われている。この絶縁層12には多数の電極21.2
2.23.31.32.33が設けられ、これ等の電極
により、電荷蓄積および電荷移動のため半導体材料内に
電位井戸がつくられる。
本発明によれば、図示の装置において、クロック信号ま
たは調整信号(基準レベル)を加えることができるよう
に各電極21.22.23.31.32.33は切り換
えることができる。この目的で装置にはスイッチ素子2
6.27.28.36.37; 38が設けられ(前記
のドイツ国特許出願第8301997号参照)これ等の
スイッチ素子によって電極をパルス線(信号線)14゜
17、19と調整線(基準線)15.18の間で別々に
切り換えることができる。前記のスイッチ素子は後に説
明するレジスタによって制御される。
更に装置にはn型ソース領域92が設けられ、この領域
に接続部90を経て入力信号を加えることができる。若
しゲート電極引の電圧が十分に高ければ、その大きさが
人力信号によって決まる電荷パケット25は電極33の
下の電位井戸に移動することができ、この電極はこの目
的でやはり大きな電圧をもつ。電極21の下の情報の読
取りは一般に知られた方法、例えば、抵抗96とコンデ
ンサ95とを有し、隣接のn型領域93と接続されたR
C回路網によって行うことができる。
第1a図から第1m図の破線は、異なる時間において電
極21.22.23.31.32.33および91の電
圧によって生じる表面電位の変化を示す。この場合電位
変化は、電位井戸またはトラフが電荷のエネルギ最小即
ち高電圧の電極の下にある半導体の部分に対応するよう
に、一般に知られた方法で表わしである。
第1a図の破線は電極21.22.23.31.32.
33が、電位井戸が電極21.23.31および33の
下にありまた電位障壁が電極22:32の下にあるよう
な線14.17.19のクロックパルス信号にスイッチ
素子26.27.28.36、37.38を経て接続さ
れた時点t1に生じる電位変化に相当する。時点t1の
直前は電極91の電圧はし0 ばらくの間高かったという事実によって、電荷パケット
25は電極33の下の電位井戸に移動されている。電荷
パケットの大きさは、n型領域92の接続部90におけ
る人力信号と電極旧が高電圧であった期間によって決ま
る。電極3123および21の下の電位井戸は時点t1
では全く電荷を有しないかまたは無視し得る程の僅かな
量の電荷しか有しないものとする。
第1b図は、線14.17および19のクロック信号に
よって、電位井戸が電極23と33の下にあり一方電位
障壁が残りの電極の下にあるような電圧が電極21、2
2.23.31.32.33に加えられた時点t2にお
ける電位変化を示し、したがって電荷パケット25は電
極33の下に保たれる。
時点t3(第1C図)では、電位変化は、電位井戸が電
極22.23.32.33の下に形成されまた電位障壁
が電極2]、 31の下に形成されるように変化する。
したがって、電荷パケットは電極32.33の下の電位
井戸に亘って分布される。
第1d図は、線14.17.19のクロック電圧によっ
て1 電位井戸が電極22.23の下にありまた電位障壁は電
極21.23.31.33の下にある時点t、における
電位変化を示す。電荷パケット25はこの場合電極32
の下にあり、したがって時点1+ (第1a図)におけ
る状態に対して1電極間隔ずらされている。
時点ts (第1e図)では電位障壁は電極33と32
の下にある。電荷パケットは電極31.32の下の電位
井戸内にある。電極21.22の下の電位井戸は電荷を
有しないものとする。したがって、特にコンデンサ95
と抵抗96を有する出力回路にも出力信号は検出されな
い。電位井戸が電荷パケット25のある電極31の下に
ある時点t6においても(第1f図)、電極21の下の
電位井戸は電荷を有せず、したがって出力も検出されな
い。
第1g図では、線14.17.19のクロック信号は、
時点1+(第1a図)における電位変化に似た時点t7
で示されている。第1a図に関して説明したと同様に、
この時電荷パケット30が電極33の下に発生され、電
荷パケット25はその間電極23.31の下の電位井戸
内にある。
2 時点ja+is、t+o(第1h図、第11図、第1J
図)では、時点t2+ t3+ t、 (第1b図、第
1C図、第1d図)における電位変化に似た電位変化が
半導体に生じる。この結果、時点tloでは電荷パケッ
ト25と30は電極22と32の下の電位井戸内に集中
される。
このままでは、時点tl+ においては、線14.17
゜19のクロック電圧によって時点t5の電位変化に戻
るであろう、言い換えれば、電位井戸は電極21,22
の下に形成され、電荷パケット25がこの電位井戸内に
分布されるであろう。この場合電極21の下の電荷の変
化が出力回路を経てコンデンサ95に出力信号を生じる
であろう。
種々の理由によって、これが直ちに起きない方が望まし
いことがある。例えば、半導体を遅延線として使用し、
情報を後の時点で蓄積電荷の形で処理すべき場合やこの
種の装置を幾つかの多重回路内に配設し、この場合情報
を電荷結合装置の1つから任意に読出すことができるよ
うにする場合等がそうである。
出力信号の発生を阻止するには、時点t11 の前3 に電極21の下に電位障壁を形成し、電荷パケット25
を常に電極22の下に集中する。前記のドイツ国特許出
願では、電極21をスイッチ素子26を経て低い電位の
調整線(基準線)18に接続することによりこれを達成
している。電極21の左側の電位変化は線14,17.
19(第1に図)のクロック電圧で決まり、この場合時
点ts(第1e図)のそれと類似しているので、電位井
戸は電極22.31.32の下に形成され、電位障壁は
電極23.33の下に形成される。
電荷パケット25に対する電位井戸を維持するために、
前記の特許出願では電極22をスイッチ素子27を経て
高電圧の調整線(基準線)15(第11図参照)(時点
t12)に接続することによって高電圧が電極22に加
えられる。この時電極の左側では、電位変化は第1f図
(時点ts)のそれと類似している。
時点t、3(第1m図)では、電極23は低い調整信号
(スイッチ素子28および基準線18を経て)にある。
この結果、電位障壁は、電極22の下の電位井戸と電荷
パケット30に対して新たに電極31の下に形成さるべ
き電位井戸との間の電極23の下に形成され4 るが、この電荷パケット30は、次の時点t1.では電
極31は最早やクロックパルス電圧では決まらずに(ス
イッチ素子37を経て)高い電圧を有することで実現さ
れる。
時点t13では電極3L32.33の下の電位変化はま
だ線41.17.19のクロック信号によって決められ
、第1a図と同様に電荷パケット35は電極33の下に
つくられる。時点L14後は、電極31は高い調整信号
に接続されており、次の時点では電極32と33は夫々
低および高調整信号(基準レベル)に接続される。更に
前記の特許出願には、スイッチ素子26,27、28.
36.37.38によって電極21.22.23.31
.32.33を所望の連続順序で再び線14.17.1
9に漸次接続し、これ等の線におけるクロック信号によ
って電荷移動することで、電荷パケットの形の情報を読
出すことのできる方法が記載されている。
本発明の詳細な説明を以後簡単にするために、第1a図
〜第1IT1図に示したjl−L12の時点の電位変化
を次の表(表1)の形で表わすことにするが、この表に
おいて” t ”は電極の高電圧に相当し、“5 0°゛は電極の低電圧に相当する。
1に の表1において、破線は、電圧を変えることによって電
荷パケットが先づ電極33の下の電位井戸から電極22
の区域に動かされ、その後、時点t1oからは、調整信
号によって電極電圧を徐々に固定することによりこの電
荷パケット25が電極22の下に蓄えられ、電荷パケッ
ト30.35が電極31.33の下に蓄えられる状態を
示す。この表の一点鎖線の右下では、これ等の調整信号
に対する電極電圧は一定電位に保たれる。
第2図は本発明によるイメージセンサの回路を原理的に
示したもので、電極系の電極はダイナミックシフトレジ
スタの出力で直接に制御されるので、第1図に示した様
なスイッチ素子26.27.2B。
36、37.38は調整線(基準線) 15.18 と
全く同様に省略することができる。この場合、この装置
は所謂フレームフィールドトランスファ形(prame
Field Transfertype)のイメージセ
ンサ装置である。この種のイメージセンサ装置は放射線
感知センサ部分2を有し、この部分に、所定の露出期間
の間、放射線イメージに相当する電荷キャリヤの7 パターンが形成される。露出期間が過ぎると、電荷キャ
リヤのパターンが一時的にメモリ部分3に蓄えられ、こ
こよりその部分が1つまたはそれ以上のシフトレジスタ
4によって逐次読出される。
この読出しは、それ自体公知の技術によって行うことが
できる。若し必要ならば、得られた信号は、次に処理さ
れる以前に、線図的に示した増幅器6で増幅してもよい
前記のイメージセンサ装置は(第1図に示したと同じ様
に)例えばn型シリコン基板とその中に設けられたp型
領域より成る半導体を有する。このp型領域は、例えば
拡散工程を伴うイオン注入(イオンインプランテーショ
ン)によって設けることができる。半導体の主表面には
、互に分離された略々平行に延在する多数の電荷移動チ
ャネル(第2図に9で示す)が形成され、このチャネル
内で第2図に矢印10で示すように電荷移動が生じる。
この場合には、電荷移動装置またはCCDはバルク(b
ulk )移動を有するCCD (PCCDまたはBC
CD)によって形成されている。電荷8 移動チャネルはこの場合n型領域11で構成され、この
領域は、p型領域で互に分離され、約1μmの深さを有
し、一方その幅は略々5μmである。
この装置の寸法およびドープ濃度についての詳細につい
ては前記のドイツ国特許出願第8301997号が参考
になる。
主表面8(第1図参照)は例えば酸化シリコンの絶縁層
12で覆われる。この層12には多数の電極が形成され
、これ等の電極によって、電荷蓄積および電荷移動のた
めに半動体内に電位井戸をつくることができる。
第2図に示した四相移動に適した装置では、センサ部分
2のチャネル9.11の各々の所謂パ蓄積素子″は夫々
2つの移動電極21.22.31.32.121.12
2、131.132と141.142を有し、これ等電
極は数個のチャネルに共通である。同様に、メモリ部分
3内には夫々移動電極41.42および51.52によ
ってこのような゛蓄積素子″が形層され、以下同じであ
る。言う迄もなく、この装置は図に示したよりも著しく
多数の電極を有する。所謂PAL方式の9 イメージセンサ装置では、センサ部分とメモリ部分は何
れも1移動チャネル当り300 ”蓄積粒子″′に相当
する約600の移動電極を有する。
装置内において電荷結合装置1の電極を選択的に駆動す
ることができるように、装置はこの実施例ではインバー
ダ段101.101 ’より成るシフトレジスタ13.
13 ′を有する。本発明によれば、イメージセンサ部
分2の電極22.31.32.121.122.131
゜132、141等は前記のインバーダ段101の出力
に導電的に直接接続され、一方電極21はシフトレジス
タ13の入力端子107(したがって第1段)に接続さ
れる。
同様にして、メモリ部分の電極52.−−−−−、41
.42は、該メモリ部分3を制御する第2シフトレジス
タ13′の段101′の出力に導電的に接続される。こ
の場合、移動電極51はシフトレジスタ13′の入力端
子107に接続される。
シフトレジスタ13の段101はこの実施例ではインパ
ーク回路102より成り、このインパーク回路は、スイ
ッチ素子106(例えばMOS)ランジス0 夕)を経て人力信号に接続される。シフトレジスタ13
の第1段に対しては、入力信号は入力端子107に加え
られ、一方残りの段に対しては、入力端子はその前の段
によって加えられる。各段は、第3図において線図的に
リード104を経てアース接点105に接続されている
インパーク回路102の入力における一般的な寄生容量
103を経て出力にその電圧を保持する。前記の容量は
、出力に所望電位を長時間保つに十分な大きさである。
スイッチ素子106 は、クロック線116.117の
クロック電圧によってスイッチオンおよびスイッチオフ
される。
例えば、クロック線116はスイッチ素子106が閉じ
られるようにスイッチされ、第1段の出力は、人力10
7の信号で決まるレベル〈高(1)または低(0))に
達する。第2段の出力は、クロック線117で制御され
る段の他のすべての出力と全く同様に不変のままである
。クロック線116で制御される他のすべての段の出力
は、前段の出力にふけるレベルによって変化することが
できる。この種のダイナミックシフトレジスタのより広
範な説明につ1 いては、アール・イー・クリーガー パブリッシング 
カンパ=−(R,B、にrieger Publish
ingCompany)より1979年に発行されたダ
ブリュ・エム・ペニイ(W、 M、Penny)および
エル・D (1,,1,au)著「モス インテグレー
テッド サーキット(MO3Integrated C
1rcuit) Jの特に260頁以下が参考になる。
クロック線116とクロック線117で同時にクロック
信号を付勢することによってシフトレジスタ13内の段
101を通じて接続し、入力端子107における低レベ
ル(0) において電極21.22.31.32.12
1゜122、131.132.141.に010101
010パターンが得られるようにすることが可能である
(表2の列a参照)。若しこのパターンが維持されると
、偶数番号電極22.32.122.132の下のイメ
ージセンサ部分2内で積分が行われる。入力端子107
に高レベル(1)が加えられると、補数パターンが電極
に得られ、奇数番号電極(21,31,121,131
,141)の下で積分が可能である。
その後の処理によって、感知されたイメージに22 ′ 相当する蓄積された電荷はテレビ受像機用の信号に変換
される。この場合、イメージスクリーンの偶数番号と奇
数番号のラインを交互に付勢するのが普通のやり方であ
る。したがって、この所謂飛越しに対しては、1イメ一
ジ期間(1/30−1/25秒)内にイメージセンサ部
分から記憶レジスフへの移動が2度行われ、電荷蓄積が
イメージセンサ部分の異なる部分に交互に生じることが
望ましい。この目的で、関係のあるイメージセンザ装置
内で、1イメ一ジ期間内の電荷パケットは異なる区域に
交互に即ち電極21.31.121等と電極22.32
.122等の下に交互に集められる。
時点1+ (表1.第2図、第3図)において、電極2
2.32.122.132は高電位を有する。言い換え
れば、これ等の電極の下には、入射放射線により発生さ
れた電荷が集められる電位井戸がある。入力端子107
の電圧は時点12.13の量変化しないということによ
って、この状態は維持される(行a、 b。
C)。
時点t4では、入力端子107の信号は高(1)にな3 る。クロック線116(ψ、)がアクティブでないとい
う事実のために、第1段の出力は変わらない。けれども
、電極22の下の電位井戸は、この時1つの電位井戸が
電極21.22の下にあるということによって2倍にな
り、電荷はこの電位井戸に亘って分布される(行d)。
4 時点t5では、第1段の出力はクロック線116(ψ1
)の付勢によって低(0)になる(人力信号は未だ高(
1)である。この結果、前記の電荷は、電極22が低(
0)になるために電極21の下に移される(行e)。
時点te(行f)では人力は低(0)になるが、ψ1(
クロック線)がアクティブでないためにこれは第1段の
出力に影響を与えない。けれども、電極21の下の電位
井戸は消滅しているが、しかしながらシフトレジスタ1
3.13 ’間の十分な同期によってメモリ部分3(第
2図)内の電極41.42の下に電位井戸が形成され、
この電位井戸内に前記の電荷が蓄えられている。この時
ψ2(クロック線117)がアクティブであることによ
って、第1段の出力電圧の変化、換言すれば電極22の
電圧はインバータ段を経て第3段に進み、このため電極
31は高(1)になるが、ψ2は電極32に影響せず、
この高(1)のままである。
第1図および表1に関して説明したのと同様に、偶数番
号電極22.32.122.132の下の電荷パケット
は、入力107における適当に選ばれた信号の交替6 により、電荷パケットが1つ宛移動されるような電極2
1.22.31.32.121.122 、131.1
32.141におけるパターンをつくることによって新
たにメモリ部分に移動され、一方この実施例では、この
移動量電荷パケットは2つの電極の下の電位井戸に亘っ
て分布される。表2の破線は、電極132の下に蓄えら
れた電荷パケットの移動の生じる様子をやはり示す。こ
の電荷パケットは時点t、6(行p)では電極21、2
2の下の電位井戸に達する。人力107(電極21)は
その時点では高(1)で、この場合合名のところ高のま
まなので、時点t17でψ、(クロック線116)が付
勢されるとシフトレジスタ13の第1段の出力は低(0
)になる。この結果、時点t18では次の段したがって
電極31はψ2(クロック線117)の影響を受けて高
(1)(行r)になる。同様な変化が時点t19からt
23において以下の段に生じ、時点t24(行X)にお
いて電極21.22.31.32.121.122.1
31.132.141が1010.10101のパター
ンを有するに至る。
これにより時点t24からt26(行X、 y、 z)
迄は奇数番号電極の下の積分が可能である。
7 第4図と表3は、少し詐り相違する装置に対し、1つの
完全なイメージセンサ装置の積分、電荷移動、メモリ部
分内の記憶等の制御がどのように行われるかを示す。こ
の装置は第2図および第3図に示した装置と次の点で相
違する、即ち、電極21と51はレジスタ13.13 
’の入力端子107.107 ′に接続されるのではな
くてこれ等レジスタ内の第1段101.101 ’の出
力で駆動される。
時点1+ (表3の行a)では、イメージセンサ部分内
の電極22.32および82は高(1〉 で、このため
これ等電極の下には、表示されるべきイメージに相当す
る電荷パターンが集められる。前記の電極22、32お
よび82は、レジスタ13の入力端子107が高電圧(
1)のままなので、時点t、からt3の間その電圧のま
まである。この電圧は時点t4で低(0)になるが、ψ
2がアクティブ(行d)であるために、これは未だ電極
22に直接影響を与えない。メモリ部分では、電極51
.52.151.152.41および42には、就中入
力端子107′における電圧が時点t6では電位井戸は
電極42の下にあり一方電位障壁は電極41゜8 52の下にある(行f)ように高と低の間を周期的に交
番するということによって、クロック信号が与えられる
。実際に、時点t5では、入力端子107が時点t4で
低になるということによって、クロック線116(ψ1
)が高になると同時にレジスタ13の第1段101の出
力したがって電極21は高になる。初めは電極22の下
にあった電位井戸はこの場合電極21と22の下に分布
される(行e)。
時点t6では、前記の電荷パケットは、前記のように選
んだクロックパルス信号のために電極42゜21の下の
電位井戸内にあり、その後時点t、からtllの間に電
極51.52の下の電位井戸に移動される。
その間、入力端子107に周期的な信号を加えることに
より、電極31.32.81および82もまた同じ様に
クロックパルス信号を供給され、このため電極32と8
2の下に発生された電荷もまたメモリ部分に移動され、
ここで夫々電極151 と41の下に蓄えられる。
移動が生じる部分では電位井戸ならびに電位障壁は2つ
の電極の幅を有し、−力蓄積段ではこの9 幅は唯1つの電極幅に等しいことに留意され度い。
時点j+o(行J)からレジスフ13′の人力107′
は一時的に低(0)になる。このことはtlOにおいて
電極51に影響を与えない、というのは、ψ2(クロッ
ク線117)はこの時点でアクティブだからである。
けれども時点t11 では、クロック線116(ψ1)
シたがって第1段の出力も高になる、即ち電極51は高
になる。
0 電極52は高のままであるが時点t1□では、の付勢に
よって低になり、一方入力端子107′では変化は起き
ない。時点j+3では、電極151は永続的に低になり
、このため以後の電荷パケットに対する電位井戸はこの
電極151の下に形成される。この状態は、メモリ部分
内ですべての電極が交互に高及び低電位を有し、電荷パ
ケットがイメージセンサ部分からメモリ部分に移動され
る迄(時点t16゜行p)続けられる。人力107は時
点t16で低になるので、メモリ部分に対して丁度記載
したと同様に、イメージセンサ部分の電極は交互に再び
高および低電圧にされる(t17からt211行qから
U)。もっともこの場合、飛越しのために奇数番号電極
21.31および81は高電位を有する。時点12oか
らは、レジスタ13′の人力107′は最早や低レベル
(0)に保たれず、移動またはクロック信号が電極51
.52゜151、152.41.42に再び次第に現れ
るような電圧が加えられる。
第5図はレジスタ13の好ましい一実施例を(部分的に
)示すもので、この実施例は(、−MO3O3技 術2よって実現される。この場合、レジスタの各段10
1 はp型MO3)う7ジス/y 109 とn型MO
3)ランジスクI08 とで構成されたインパーク回路
を有し、これ等のトランジスタは正給電線]、 1.0
 とアース線111 との間に直列に接続されている。
前記のトランジスタ108 と109のゲート電極は互
いに接続され、インバータの出力113()ランジスタ
108と109の接続点)によって電荷結合半導体装置
の電極21.22.3132の電圧が決まる。この電圧
は、出力の状態(高または低)に依存し、寄生界fi1
03がインバータ回路のスイッチ動作によって充電され
るかまたは充電されないということによって保たれる。
前記のスイッチ動作は、前段の情報をトランジスタ10
8と109の共通ゲート電極に通ずためにn型MO3)
ランジスタ106をスイッチオンまたはスイッチオフす
るクロック線116,11.7 によって決まる。例え
ば若しクロック線116が高になると、トランジスタ1
06 はく第3図のスイッチ素子106のスイッチオン
と同様に)導通になる。電極22の電圧に応じて、出力
113はインバータ回路108゜3 109の動作によって相補電圧を呈する。けれども前述
したように、出力113は、前段においてクロック線1
17の付勢により出力113′の電圧が変化した(容!
103 ′の変化によって)場合だけ変化する。
第6図は第2図に示した装置の一部の変形実施例を示す
もので、この実施例ではトジスタ13の部分は電極21
.22.−−−、14L 142の両側に設けられてい
る。簡単のためにこの実施例にはクロック線を示してい
ない。
第1電極21は入力端子107で直接に制御される。
この実施例では前記の電極21は入力107と第1段1
01の実際の入力の間にあるが、これは必ずしも必要で
はない。電極22.31.32は、第2図と同様に第1
.第2および第3段の出力に接続されている。
電極32の他端は3つの段101の第2の組(サブレジ
スタ)の入力端子107に接続され、これ等の3つの段
の出力が電極121.122および131の電圧を決め
る。電極131 は第2のサブレジスタの出力と3つの
段101の次のザブレジスタ間を接続する。
4 このように、レジスタ13を電極の両側に設けた多くの
サブレジスタに分けることができ、これはレイアウトの
観点から有利である。
言うまでもなく、本発明はここに示した実施例に限定さ
れるものではない。レジスタ13を制御するのに、2相
クロツクの代わりに3相クロツク、4相クロツクまたは
単相さえも選ぶことができる。
第7図はクロック線116(ψ、、 ) 、 117(
ψ2)、 114(ψ3)ヲ有スる3相クロツクに対す
るレジスタ13の一部を示すもので、表4は前記の表2
.3と同じように3相移動のスイッチ動作を符号的に示
したものである。同様に第8図は、電極21.22.2
3.24、31.32.33.34に4相移動の電圧を
与えることがてきるクロック線116(ψ、)、117
(ψ2)、114 (ψ3)及び119(ψ4)を有す
る4相クロツクに対するレジスタ13を示す。これに関
するスイッチ動作は表5に示しである。
代わりに、段101が、エツジトリガー(edge−t
riggere+j)段101の場合のように1つのク
ロックパルスの付勢による1つの段の変化が次の段に影
5 響を及ぼさないような遅延をもってその状態を変化する
という条件で、単相クロックで制御されるレジスタ13
を選ぶこともできる。第9図は、電極21、22.23
.24.31.32.33.34に4相移動の電圧を供
給することができるクロック線116(ψ、)を有する
このようなレジスタを示す。これに関するスイッチ動作
は表6に示しであるが、1o、1.等の行はクロックψ
の付勢後の変化を示すので、この場合入力端子107に
おける情報は、同期時間を考慮して、うまく合うように
存在する。
6 この実施例並びに先の2つの実施例では、to で入力
端子(107)が電極の下で010101パターンを調
整するのに十分長い時間一定の値(1またはO)を有し
てきているものとしている。
レジスタ13はまた非反転段によってつくってもよく、
この非反転段はこの場合例えばスイッチ素子(トランジ
スタ)によってやはり互いに接続してもよい。第10図
は、非反転段101101 ’をもったレジスタ13.
13 ’を有する本発明装置の実施例を示す。この実施
例では、段101 はスイッチ素子106、非反転回路
120およびコンデンサ103を有する。このコンデン
サ103は、例えば第2図に示したと同様な装置のイメ
ージセンサ内の電荷蓄積および電荷移動のための電極系
の電極21.22.3]、、 32、121.122.
1.31,132.141.142とやはり導電的に接
続されている。就中積分の間電極21,22.3L 3
2.−−141142に低電位と高電位を交互に加える
ために、奇数番号電極21.31.121.131.1
41 と偶数番号電極22.32.122.132.1
42とは夫々別個のレジスタ13と13′の出力段に接
続され、これ等のレジスタ8 は例えば電極系の両側に配設される。
第11図はこのようなレジスタ段101 の相補MO3
技術による実施例を示す。p型M[]S )ランジスク
109、109 とn型MO3)ランジスク108.1
08 ′の2つの直列回路が給電線110 とアース線
111の間に設けられる。これ等のトランジスタ108
 と109および108′と109′のゲート電極は夫
々互いに接続され、トランジスタ108 と109の共
通電極はトランジスタ108′と109′の接続点に接
続される。トランジスタ108 と109が互いに接続
された点113によって電極2]、、 22.−−−、
141.142の1つの電圧が決まるが、第11図の実
施例においてはこの点は電極31に接続されている。コ
ンデンサ103 は前段のスイッチ動作に応じて充電さ
れたりまたは充電されなかったりでき、また、入力端子
107とクロック線116(、)、117(2> およ
び114(3)における、入力または前段の情報を通し
たりまたは通さないためにn型MO3)ランジスク10
6をスイッチオンまたはスイッチオフする信号によって
も決められる。例えば第11図の段101 においてク
ロ9 ツク線117が高になると、トランジスタは導通になる
。この場合段101の出力したがって電極31は、前段
の出力に接続された電極21の電圧をとる。この電極3
1は、前段でクロック線116が高になった時電極21
の電圧が変化した時にだけ変化する。
表7は、非反転段101を有するこのようなレジスタに
よって制御された場合の電極21.22.32.121
゜122、131.132.141.142のスイッチ
動作を符号的に示したものである。この場合奇数番号電
極21,31゜121、131.141 は段101を
有するレジスタ13より制御され、一方偶数番号電極2
2.32.122.132.142は段101′を有す
るレジスタ13′より制御される〈第1図参照)。
0 時点t。では、放射線イメージにより発生された電荷キ
ャリヤ(電子)の積分がすべての偶数番号電極22.3
2.122.132.142の下で行われるように、こ
れ等の偶数電極はしばらくの間高(1)である。
レジスタ13の入力端子107は高(1)であるが、ψ
1、クロック線116)がアクティブでないので、この
ことはレジスタ13の第1段したがってこの段の出力で
制御される電極21に影響を与えない。クロック線11
7(ψ2)に接続された他方の段もt。におけるψ2の
付勢によって影響されない。
時点1.ではψI(クロック線116)は高(1)であ
る。
この時には高である入力端子107の情報は通される。
これに接続され、ψ1の付勢によって変化できる他の出
力と電極(131,32,142)はそのままである、
というのは、関係する投入力(電極121.22゜13
2)は時点t。に対して変化してないからである。
初めに電極22の下にあった電荷はこの時電極21.2
2の下にある。
2 表6 3 時点t2ではψ3(クロック線114)は高(1)であ
る。
タロツク線114はレジスタ13′の第1段を制御する
ので、低(0)である入力端子107′の情報はこの段
の出力したがって電極22に通される。入力端子107
はその間やはり低信号を有するが、ψ1がアクティブで
ないため電極21に影響を与えない、即ち電極22は低
になるために、初めは電極22の下にあった電荷はこの
時電極21の下にある。クロック線114(ψ3)の付
勢は更に電極121 と132に影響を与えることがで
きるが、前段の出力および電極31と122は夫々不変
なので、前記の電極はそれ等の値(夫々0および1)を
保つ。
時点t3ではψ2(クロック線117)は高である。入
力端子107′が高になるということはレジスタ13の
第1段101′の出力したがって電極22に影響を与え
ない。クロック線117(ψ2)は電極31に影響を与
えず、このため電極21が時点t1でψ、(クロック線
116)によって得た高圧(1)はこの時電極31に通
される。ψ2で制御される段101101 ’ののこり
の出力(141,122)は依然として不変のままであ
る。以下の時点では、4 クロツタ線116.117.114における関係クロッ
クパルスパターンによって第7図より明らかなように電
荷移動がより多くの電極の下に生じるような入力端子が
入力端子107.107 ’に加えられる。時点t9で
は、その時迄電極142の下に集められていた電荷は電
極141、142の下に分布され、その後時点tl[+
からt14においてこの電荷は電極32に移される。
5 表7 4に の表7にはそれ以上の変化は示してないが、時点t9よ
りの変化に類似している。第2図に示した装置に対して
説明したのと同様に、入力端子107の高(1)信号と
入力端子107′の低(0)信号によって飛越しのため
の情報を読出した後、電極21,22、31.32.1
21.1.22..131.132.141.142の
下に1010101010パターンが得られ、この後に
奇数番号電極の下で積分が可能である。
レジスタ13の具現にはその段の構造と使用技法の両方
に関して幾つかの変形が可能である。例えば、段が例え
ば交差結合(cross−coupled) )ランジ
スタを有するスタティックシフトレジスクを選ぶことも
できる。
その外、本発明は例えば直列/並列/直列メモリ、前述
の遅延線およびマルチプレクサのような数多くの電荷結
合半導体装置に用いることもできる。本発明は更に別の
タイプの放射線感知装置例えば本顆大の同時係属出願(
PHN、 l O998)に記載されたようなラインセ
ンサに用いることもできる。
7 更に、第10.11図に示した装置において、電極をト
ランジスタ108′と109′の接続点103′に接続
してもよい。
最後に、第12図は、4相移動に適した電極系21゜2
2、29.24.3132.33.34.−−−、 が
1つの共通な入力端子1(17を有する反転段をそなえ
た2つのシフトレジスタ13.13 ’によって制御さ
れるようにした実施例を示す。シフトレジスタ13の第
1段101 は電極21に接続され、クロック線116
(ψ1)で制御され、一方第2段は電極22に接続され
、クロック線117(ψ2)で制御される。次の2つの
段はやはりクロック線116.117で制御され、電極
31.32に接続されている。同様に、シフトレジスタ
13′の初めの2つの段101は電極23.24に接続
され、クロック線114(ψ3)と119(ψ、)によ
って制御される。レジスタ13′の次の2つの段はやは
りクロック線114゜119で制御され、電極33.3
4に接続されている。
このようにして、一般に1つの配線層内で実現される例
えば電極21.23.31.33をレジスタ13と13
′から交互に駆動することができる。この場合、異8 なる電極が電極のそばに位置する幾つかの段から駆動さ
れる時に特に生じる配線問題は避けられる。
更に、第6図に示した実施例と較べて、電極系の電極を
段101間の貫通接続として用いることはこの場合必要
ない。第8表は、第11図に示した装置のスイッチ動作
を符号的に示したものである。
9 表8 0
【図面の簡単な説明】
第1a図から1m図は本発明の装置の動作の基となる電
荷蓄積と電荷移動の原理の説明図、第2図は本発明の装
置の線図的な平面図、第3図は第2図の装置を制御する
2相りロック信号制御シフトレジスタの線図的に示した
実施例、第4図は第3図のシフトレジスタの別の実施例
、第5図は第2,3および4図のシフトレジスタの一具
体例を示す回路図、 第6図は第2図の装置の一部の変形、 第7図は3相りロック信号で制御されるようにしたシフ
トレジスタの線図的な実施例、第8図は4相りロック信
号で制御されるようにしたシフトレジスタの線図的な実
施例、第9図は単相クロック信号で制御されるようにし
たシフトレジスタの線図的な実施例、第10図は第2図
の装置を制御する2非反転段を有する2つのシフトレジ
スタの線図的な実施例、第11図は第10図のシフトレ
ジスタの一具体例を示す回路図、 1 第12図は第2図の装置を制御する反転段を有する2つ
のシフトレジスタの線図的な実施例である。 訃・・主表面 9.11・・・電荷移動チャネル 13、13 ’・・・シフトレジスタ 14、17.19.114.117.114.116.
117.119・・・クロック線15、18・・・調整
線 21〜23.31〜33.41.42.51.52.8
1.82.121.122.131゜132、141.
142・・・電極 25、30.35・・・電荷パケット 26、27.28.36.37.38.106・・・ス
イッチ素子101、101 ’・・・段102・・・イ
ンバータ回路103・・・コンデンサ 107、107 ’ 、 107 ’・・・入力端子1
08、108 ’ =−n型MO3)ランジスタ109
、109 ’・・・p型MO3)ランジスタ120・・
・非反転回路 2 ζn −C・−一 ・−−一

Claims (1)

  1. 【特許請求の範囲】 ■、 主表面に少なくとも1つの電荷移動チャネルが形
    成され、この同じ主表面に、電荷蓄積のための調整信号
    と電荷移動のためのクロック信号を加えることのできる
    電極系が設けられた半導体を有する電荷結合半導体装置
    において、半導体装置は、単相又は多相クロックによっ
    て制御可能で数個の段を有する少なくとも1つのシフト
    レジスタを有し、電極はこのシフトレジスタの段に導電
    的に接続さたことを特徴とする電荷結合半導体装置。 2、 装置はダイナミツクジフートレジスタを有する特
    許請求の範囲第1項記載の電荷結合半導体装置。 3、 シフトレジスタは、クロックで制御されるスイッ
    チングトランジスタによって互いに接続された数個のイ
    ンバータ回路を有する特許請求の範囲第1項または第2
    項記載の電荷結合半導体装置。 4、 インパーク回路は2つの相補MOSトランジスタ
    を有する特許請求の範囲第3項記載の電荷結合半導体装
    置。 5、 電極系の少なくとも1つの電極は、シフトレジス
    タの2つの連続した段を導電的に互いに接続した特許請
    求の範囲第3項または第4項記載の電荷結合半導体装置
    。 6、 装置は、電極系の両側に設けられた少なくとも2
    つのサブレジスタを有する特許請求の範囲第3項または
    第5項記載の電荷結合半導体装置。 7、 装置は、調整信号とクロック信号を供給するため
    に非反転段を有する少なくとも2つのシフトレジスタを
    有し、電極系の連続した電極は、シフトレジスタの連続
    した段に導電的に交互に接続された特許請求の範囲第1
    項または第2項記載の電荷結合半導体装置。 8、 装置は、調整信号とクロック信号を供給するだめ
    に反転段を有する2つのシフトレジスタを有し、電極系
    の連続した電極のグループがシフトレジスタの連続した
    段に交互に接続された特許請求の範囲第1項から第4項
    の何れか1項記載の電荷結合半導体装置。 9.2つのシフトレジスタの第1の入力は導電的に互い
    に接続された特許請求の範囲第8項記載の電荷結合半導
    体装置。
JP60085573A 1984-04-24 1985-04-23 ダイナミツク制御を有する電荷結合半導体装置 Pending JPS60239058A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8401311 1984-04-24
NL8401311A NL8401311A (nl) 1984-04-24 1984-04-24 Ladingsgekoppelde halfgeleiderinrichting met dynamische besturing.

Publications (1)

Publication Number Publication Date
JPS60239058A true JPS60239058A (ja) 1985-11-27

Family

ID=19843850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085573A Pending JPS60239058A (ja) 1984-04-24 1985-04-23 ダイナミツク制御を有する電荷結合半導体装置

Country Status (10)

Country Link
US (1) US4677650A (ja)
EP (1) EP0161023B1 (ja)
JP (1) JPS60239058A (ja)
AT (1) ATE44848T1 (ja)
AU (1) AU581127B2 (ja)
CA (1) CA1243112A (ja)
DE (1) DE3571730D1 (ja)
ES (1) ES8702739A1 (ja)
NL (1) NL8401311A (ja)
SG (1) SG88690G (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501210A (nl) * 1985-04-29 1986-11-17 Philips Nv Ladingsgekoppelde inrichting.
NL8603008A (nl) * 1986-11-27 1988-06-16 Philips Nv Ccd-beeldopneeminrichting.
NL8603007A (nl) * 1986-11-27 1988-06-16 Philips Nv Ladingsgekoppelde inrichting.
GB2209895B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A circuit arrangement for storing sampled analogue electrical currents
EP0358260A1 (en) * 1988-08-29 1990-03-14 Koninklijke Philips Electronics N.V. Drive shift register for a solid-state image sensor
JPH0271684A (ja) * 1988-09-06 1990-03-12 Mitsubishi Electric Corp 固体撮像デバイス駆動装置
JPH02154579A (ja) * 1988-10-13 1990-06-13 Philips Gloeilampenfab:Nv 固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置
US4862275A (en) * 1988-10-27 1989-08-29 Eastman Kodak Company Readout of charge packets from area imager CCD using an inverter-chain shift register
DE10142675A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Steuerregister

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178614A (en) * 1978-08-24 1979-12-11 Rca Corporation Readout of a densely packed CCD

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB299480I5 (ja) * 1972-10-20
US3913077A (en) * 1974-04-17 1975-10-14 Hughes Aircraft Co Serial-parallel-serial ccd memory with interlaced storage
US3911290A (en) * 1974-06-10 1975-10-07 Ibm N-phase bucket brigade optical scanner
DE2430349C3 (de) * 1974-06-25 1979-05-03 Deutsche Itt Industries Gmbh, 7800 Freiburg Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen
US3967254A (en) * 1974-11-18 1976-06-29 Rca Corporation Charge transfer memory
DE2543023C3 (de) * 1975-09-26 1981-07-09 Siemens AG, 1000 Berlin und 8000 München Speicheranordnung mit Bausteinen aus Ladungsverschiebespeichern
JPS5984575A (ja) * 1982-11-08 1984-05-16 Hitachi Ltd 固体撮像素子
NL8300366A (nl) * 1983-02-01 1984-09-03 Philips Nv Beeldopneeminrichting.
GB8314300D0 (en) * 1983-05-24 1983-06-29 Gen Electric Co Plc Image sensors
US4569067A (en) * 1983-08-04 1986-02-04 Motorola, Inc. Dual master shift register bit
US4595845A (en) * 1984-03-13 1986-06-17 Mostek Corporation Non-overlapping clock CMOS circuit with two threshold voltages
FR2566871B1 (fr) * 1984-06-27 1986-12-19 Pont A Mousson Joint d'etancheite pour vanne a obturateur rotatif et son procede de fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178614A (en) * 1978-08-24 1979-12-11 Rca Corporation Readout of a densely packed CCD

Also Published As

Publication number Publication date
AU4161285A (en) 1985-10-31
DE3571730D1 (en) 1989-08-24
EP0161023A1 (en) 1985-11-13
SG88690G (en) 1990-12-21
CA1243112A (en) 1988-10-11
ATE44848T1 (de) 1989-08-15
EP0161023B1 (en) 1989-07-19
ES8702739A1 (es) 1986-12-16
AU581127B2 (en) 1989-02-09
US4677650A (en) 1987-06-30
NL8401311A (nl) 1985-11-18
ES542409A0 (es) 1986-12-16

Similar Documents

Publication Publication Date Title
US4380755A (en) Monolithically integrated two-dimensional image sensor with a difference forming stage
US3983573A (en) Charge-coupled linear image sensing device
JPS60239058A (ja) ダイナミツク制御を有する電荷結合半導体装置
US4016550A (en) Charge transfer readout of charge injection device arrays
US4084190A (en) Image sensor
JP2575964B2 (ja) 固体撮像装置
JP2736121B2 (ja) 電荷転送装置及び固体撮像装置
US4868855A (en) Charge-coupled semiconductor device and image sensor device of high information density
US6486470B2 (en) Compensation circuit for use in a high resolution amplified flat panel for radiation imaging
US4321486A (en) Photodetector signal control in charge transfer device imager
US4162411A (en) Charge transfer analog processing apparatus for serial-to-parallel conversion
JPS6295800A (ja) 集積回路用制御方法及び装置
JP2864553B2 (ja) Ccd遅延装置
EP0273831A2 (en) Multipacket charge transfer image sensor and method
JPS62208668A (ja) 電荷移送形固体撮像素子
JP2741703B2 (ja) 光電変換装置
JP3397151B2 (ja) 固体撮像素子の駆動方法
JP2864626B2 (ja) 固体撮像装置
EP0065438B1 (en) Serpentine charge transfer device
JP2988377B2 (ja) 磁気検出装置
JPH07183489A (ja) 両方向の電荷結合素子
JPH0697408A (ja) 光電変換装置及びその製造方法
JPH0513746A (ja) 固体撮像装置
JPH0722611A (ja) 電荷転送装置
EP0289088A1 (en) Charge-coupled device