JPH02154579A - 固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置 - Google Patents

固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置

Info

Publication number
JPH02154579A
JPH02154579A JP1263790A JP26379089A JPH02154579A JP H02154579 A JPH02154579 A JP H02154579A JP 1263790 A JP1263790 A JP 1263790A JP 26379089 A JP26379089 A JP 26379089A JP H02154579 A JPH02154579 A JP H02154579A
Authority
JP
Japan
Prior art keywords
clock pulse
voltage
sensor
time
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1263790A
Other languages
English (en)
Inventor
Albert Joseph Pierr Theuwissen
アルバート・ヨセフ・ピエール・テウウィッセン
Brian Christopher John O'dwyer
ブライアン・クリストファー・ジョーン・オドワイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02154579A publication Critical patent/JPH02154579A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 この発明は、画像信号を発生する固体イメージセンサを
含んでなるテレビジョン、映画あるいは写真記録用の撮
像装置に関する。
更に詳述すると、この発明は、上記センサがクロックパ
ルス信号により制御されて、該センサ中の情報を開フェ
ーズ、転送フェーズ及び閉フェーズでもってシフトする
アコーディオン原理に基づいて動作するような撮像装置
に関する。この場合、上記開フェーズは画像情報素子の
拡張と画像情報の転送とを含み、上記転送フェーズは画
像情報の転送を含み、また上記閉フェーズは画像情報の
転送と指定された位置での画像情報素子の縮小とを含む
。また、前記センサは駆動シフトレジスタを有し、この
シフトレジスタはそれらの出力端がセンサの電極に結合
された一連のレジスタ素子を具備する一方、タロツクパ
ルス入力端が該一連のレジスタ素子に結合され、かつ、
これらレジスタ素子がクロックパルスにより制御される
直列スイッチとそれに後続する反転回路とを有している
フレーム転送センサを有する上記のような撮像装置は、
1986年12月発行の雑誌「フィリッブステクニカ)
LiL/ビュJ Vol、 43. No、1/2の第
1頁ないし第8頁に掲載された「断固体イメージセンサ
、アコーディオンイメージヤ−」なる記事から既知であ
る。該センサの駆動シフトレジスタは、各レジスタ素子
につき、直列スイッチとしてのNMO3l−ランジスタ
と、電源端子の間にPMO3,#よびNMO3)ランジ
スタを有する反転回路(インバータ回路)とを具備し、
後者の2個のトランジスタの相互接続されたドレインは
レジスタ出力端を構成すると共に後続するレジスタ素子
の入力端に接続されている。上記駆動シフトレジスタは
、情報を、当該センサのイメージ区域から記憶区域にア
コーディオン原理に基づいてシフトし、この記憶区域か
らは、並列人力直列出力シフトレジスタを介して、画像
信号供給用のセンサ出力端子において、画像情報が行お
よびフィールド順次で得られるようになっている。
〔発明の概要〕
しかしながら、上記装置においては画像信号を表示する
場合、実際には縞状の問題が生じるようである。かくし
て、表示された画像には行走査方向に水平の縞が現れる
。従って、本発明の目的は発生された画像信号の表示を
行なう際に縞の問題が生じたとしても、そのような縞の
問題が除去されるような撮像装置を実現することにある
。この目的のため、本発明による撮像装置は、前記クロ
ックパルス信号が少なくとも3つのレベルを持つ変化を
有していることを特徴としている。
この発明は、上記のような縞の問題が、アコーディオン
原理に基づく情報のシフト時における正しくない転送ス
テップ(転送段階)に起因するという8忍識に基づいて
いる。すなわち、この正しくない転送ステップは、クロ
ックパルス信号が2つのレベルを持つ既知の変化を有す
るものである場合は、そのタロツクパルス信号の構造に
関係がある。更に、上記の様な正しくない転送ステップ
は、正から負への反転(論理値1から論理値0への反転
、この反転は即座に行なわれる)の間、及び負から正へ
の反転(論理値Oから論理値1への反転、この反転はゆ
っくり行なわれる)の間におけるNMO8及びPM[]
S l−ランジスタの異なるスイッチング速度にも関係
がある。クロックパルス信号の少なくとも3つのレベル
を持つ変化を選択すると、これにより上記転送ステップ
が最適化されるので、画像信号の表示時における縞の問
題が防止される。
クロックパルスの少なくとも3つのレベルを持つ変化は
、3つのレベルを持つ階段状の変化、または非常に多数
のレベルを持つ鋸歯状の変化により実現することが出来
る。
なお、固体イメージセンサに供給ずべきクロックパルス
に階段状のまたは鋸歯状の変化を採用することは、ペル
ガモンプレス(英国)の1976年4月発行の雑誌rs
olid−3tate 81ectronics J 
Vol。
19、 No、 4の第279頁から第287頁に発表
された「3相CCDにおけるクロック波形の電荷転送に
及ばず影響」なる記事から既知である。そこに示された
変化を持つクロックパルスは、センサ自体内における情
報転送に関してのみ、そのような変化で作用する。しか
しながら、本発明によれば、センサ自体内での情報転送
は2つのレベルを持つタロツクパルスの制御のもとに行
なわれ、このようなりロックパルスが駆動シフトレジス
タから得られ、この駆動シフトレジスタにおいて、その
シフトレジスタ素子の直列スイッチに上記の少なくとも
3つのレベルを持つクロックパルスが印加されるように
なっている。
〔実施例〕
以下、本発明の実施例を図面を参照して詳細に説明する
第1a図の回路図において、符号FTはイメージセンサ
を示し、このイメージセンサの各電極Eは駆動シフトレ
ジスタSRの各出力端に接続されている。
上記イメージセンサFTは、例えば、フレーム転送セン
サ、またはインターラインセンサ、またはこれれの組合
せである。ここで、上記センサの電極Eの内のあるもの
を、符号BO,Bl、B2ないしB6で示しである。各
電極Eは部分的に示されているが、当該センサの半導体
材料から絶縁された状態で該センザFT中を又は該セン
サを横切って更に延在していると仮定する。なお、フレ
ーム転送センサの形式のセンサPTの詳細な構成につい
ては、前述した記事を参照されたい。第1a図に示され
たセンサ電極Eの部分は、例えば、該センサFTの記憶
区域にある。また、第1b図は、各電極Eに印加される
電圧に依存して当該センサPTの電極Eの下に発生する
電荷パターンの一例を示している。ここで、論理値1を
表す正の電圧子v1が電極BO,IE3及びB4に発生
する一方、論理値0を表す負の電圧−vlが電極B1、
B2、B5及びB6に発生していると仮定する。
第1h図はこれに対応するパターンを時刻tloに示し
ている。もし、電子の電荷パケットが画像情報を含むも
のとすると、これら電荷パケットは正の電極BO1B3
及びB4の下に発生するが、図ではこれらのパケットが
陰影で示され、これらの間に障壁が発生する。今、ある
既知のパターンr 01010101」が当該センサの
イメージ区域(図示路)における画像記録に関わるもの
であったとすると、この場合においては、既知のパター
ンr 0OI100IIJがアコーディオン原理に基づ
く情報シフトの転送フェーズに関わるもの上なる。した
がって、次の転送ステップの後では「olloollo
」なる既知のパターンが発生しなければならず、このパ
ターンの左側の5つの値が第1b図の時刻t111に示
されている。この時刻t111は理想的な転送ステップ
に対応するものである。なお、第1a図には、時間tの
関数として示す2つのクロックパルス信号o1及び口2
にこれら時刻tlO及びtllを示しである。図示のこ
れらの信号01及び02は、前記駆動シフトレジスタS
Rの既知の2相クロツクパルス制御の場合に発生ずるも
のである。しかしながら、本発明のある見方によれば、
第1a図に示された矩形波状に変化するクロックパルス
01及び02の制御のもとで発生するものは、時刻tl
liに示した電荷パターンではなくて、時刻topに示
したパターンであり、この時刻tllpが実際の転送ス
テップに対応する。そして、第1b図はこの時刻tll
pにおける電荷パターンを示し、このようなパターンは
、Xで示す場所における障壁が未だ除去されていないの
にYで示す場所における障壁の大部分が既に形成されて
いるために発生する。この陰影が付けられた電荷パケッ
トは、いわば、広がって、隣のパケットと混ざる。この
好ましくない混合により、行走査方向に、すなわち最終
的に得られた画像信号が表示されたときには水平方向に
縞が発生することになる。この縞の問題は、それを介し
て電荷が広がる電極B3の下の、幅が広くなくかつ充分
な深さのない、情報の溝の組合せと、前述した障壁の遅
い除去(X)と障壁の速い形成(Y)との期間の相違と
に起因するが、この期間の相違は第1a図に示したよう
な矩形波のクロックパルス01及び02を用いる前記駆
動シフトレジスタにより引き起こされる。
説明を完全にするた約、かつ、第2b図及び第3b図を
見越して、既知の駆動シフトレジスタSRを簡単に説明
する。第1a図には、上記レジスタSRの列(SRIな
いし5R6)のシフトレジスタ素子SRIないしSR6
が示されている。ここでは、タロツクパルスにより制御
される各直列スイッチが、NMO8)ランジスタN22
ないしN26として示されている。また、各インバータ
回路は、PMO3)ランジスタpHないしB15と、N
MO8)ランジスタNilないしN15とにより形成さ
れている。この場合、トランジスタpHないしB15、
N11ないしN15のドレイン電極は各レジスタ出力端
を構成し、これら出力端に、前記電極B1ないしR5に
供給されるべき各出力電圧vo1、Vo2、Vo3、V
o4及びvO5カ発生する。また、トランジスタpHな
いしPI5及びトランジスタN11なししN15のソー
ス電極は、電圧+v1及びvlを帯びる電源供給端子に
各々接続されている。
なお、これら2つの電源供給端子の内の一方をアースに
接続してもよいことは言うまでもない。トランジスタp
H,NilないしPI5. N15の相互接続された各
ゲートは先行する直列スイッチトランジスタのドレイン
電極またはソース電極に各々接続され、トランジスタN
23及びN25の相互接続されたゲート電極はクロック
パルス信号Q1を入力し、トランジスタN22 、N2
4及びN26の相互接続されたゲート電極はクロックパ
ルス信号02を人力する。
また、トランジスタN22ないしN26においては、最
も高い電圧を持つ電極がドレイン電極として動作し、最
も低い電圧を持つ電極がソース電極として動作する。
本発明の手段によれば、第2a図に時間tの関数として
示す鋸歯状に変化するクロックパルス信号01及び02
が、第1a図の駆動シフトレジスタSflを制御するた
めに用いられる。ここで、符号t20 、t21及びt
22は3つの時刻を表している。この場合、時刻t20
は第1a図に示した時刻t10に対応し、この関係は第
1b図と第2d図の対応する電圧パターンに対しても成
り立つ。また、第2h図はシフトレジスタ素子を一般的
な表現で示している。この図のトランジスタP1、N1
及びN2は、第1a図に同様の構成で示したトランジス
タに対応している。また、出力電圧はVoで示し、該出
力電圧は容量として示す電極Eに印加される。また、入
力電圧はvlで示し、該入力端子は先行するレジスタ素
子の電圧V。
である。また、符号Vmはインバータ回路(PI、N1
)の入力端における電圧を示す。そして、クロックパル
スQがトランジスタN2のゲート電極に印加される。な
お、トランジスタN1及びN2のゲートソース間スレッ
シュホールド電圧を各々VT旧及びVTN2で表す。電
圧v1が電圧Vmよりも小さい場合は電圧Viを帯びる
方の電極がソース電極として動作し、一方策圧v1が電
圧Vmよりも大きい場合は電圧Vmを帯びる方の電極が
ソース電極として動作する。
次に、第2C図は、時間tを関数とした場合の、時刻t
20においてvl−−v1即ち論理値0が存在する場合
、及びVi−+ Vl即ち論理値1が存在する場合にお
ける、クロックパルスQの変化(実線)、電圧Vmの変
化(破線)及び出力電圧vOの変化(−点鎖線)を示し
ている。また、スレッシュホール1”K圧VTN1= 
VTN2が電源供給電圧+v1と−v1との間に位置す
る電圧レベルとしてプロットされている。
第2C図におけるVi−−Vlの場合は、初期状態とし
て、第2b図のトランジスタNlが導通し、トランジス
タP1及びN2が遮断しており、Vm=+V1及びvO
vlが成り立っている。時刻taにクロックパルスQの
電圧がスレシュホールド電圧VTN2に到達すると、ト
ランジスタN2が導通を開始し、電圧Vmが減少する。
この場合、トランジスタP1は導通する方トランジスタ
N1は遮断し、その後完全に導通したトランジスタP1
と完全に遮断したトランジスタN1でもってVo−+ 
Vl及びVm= −Vlとなる。したがって、電極Eの
下での電荷の転送が、出力電圧vOの上記の−v1から
+v1への遷移に伴う。しかして、第2d図に示すパタ
ーンが図示した時刻t21に存在すると考えられる。こ
こでは、Xにおいて除去されかけている障壁が、Vi=
−Vl(Vlが論理値0)に関し、−Vl< Vo< 
+ Vlでもって示されている。
第2C図ノv1−+v1(viカ論理値1)は第2d図
においてYに形成されかけている障壁に対応する。
この場合は、初期状態として、第2b図のトランジスタ
P1が導通し、トランジスタN1及びN2が遮断してお
り、Vm−−Vl及びVo−+ Vlが成り立っている
時刻taにおいて、クロックパルスQの電圧がケトソー
ス間スレシュホールド電圧VTN2に到達すると、トラ
ンジスタN2が導通し、電圧Vmがクロックパルス電圧
の増加に伴い増加する。次に時刻tbにおいて、電圧V
mがスレシュホールド電圧VTNIに到達すると、トラ
ンジスタN1が導通し、一方トランジスタP1が遮断す
る。次いで完全に導通するトランジスクN1と完全に遮
断するトランジスタP1でもってVo=−Vl及びVm
=+V1となる。したがって、電極Eの下での電荷の転
送が、出力電圧Voの上記の」−vlから−v1への遷
移に伴う。しかして、第2d図に示すパターンがYに形
成される障壁を伴って図示した時刻t22に存在すると
考えられる。
そして、第2C図及び第2d図は、Xにおける障壁の除
去がYにおける障壁の形成よりも早く開始されることを
示している。すなわち、上記の連続的な除去に伴いそれ
に後続する形成がある。かくして、最適の転送ステップ
が、第2d図の時刻t22におけるパターンと第1b図
の時刻topにおけるバタンとの比較により判るように
、その結果として得られる。
本発明の他の手段によれば、第3a図に時間tの関数と
して示すような階段状に変化するクロックパルス信号0
1及び02が使用される。第3a図の符号t31及びN
32は第2a図の時刻t21及びN22に対応するよう
な時刻を示し、一方、時刻t30は時刻t20よりも遅
い時点を示している。又、この第3a図は3つのレベル
を持つ階段状変化を有するクロックパルス信号を示して
いる。第2a図に示した鋸歯状変化と共通するところは
、両信号変化とも少なくとも3つのレベルを有するとい
うことである。
すなわち、鋸歯状変化は多数のレベルを持つ階段状変化
でもって形成することが出来る。また、第3a図に示す
ような、最も低いレベル、中間のレベル、最も高いレベ
ル、そして最も低いレベルのような順序のクロックパル
ス変化の代わりとして、最も低いレベノペ中間のレベル
、最も低いレベル、最も高いレベル、そして最も低いレ
ベルのような順序の変化も存在するであろう。この場合
は、非連続なステップを持つ階段状変化となる。
第3b図は、VTN2+ΔVにより示されるゲートラス
間スレッシュホールド電圧を示し、この電圧は第2b図
に示したものとは変更されている。この変更は、第3c
図における電圧レベルL1を説明する場合に参照される
第2c図を参照して説明したのと同様に、第3c図はク
ロックパルスQと電圧変化Vm及びVoとを示している
Vi−−Vlの場合は、Vm=+V1及びVo−−Vl
なる初期状態があり、トランジスタN1が導通し、一方
トランジスタP1及びN2が遮断している。時刻t30
においては、ロックパルスQがゲートスレシュホールド
電圧VTN2よりも大きなレベルL1までの電圧ステッ
プを有するので、トランジスタN2及びPlが導通し、
トランジスタN1は遮断する。そして、出力電圧Voの
上記の−v1から+v1への遷移が電極Eの下の電荷を
転送させる。しかして、上記電荷の転送は時刻t31で
は完全に実現されていると考えられるので、第3d図に
示すパターンがこれに対応する。なお、第3d図の時刻
t30のパターンにおける符号Xは、障壁の除去がこの
時点で開始されることを示している。
次に、Vi=+Vlの場合は、Vmニーv1及びVo=
十v1なる初期状態があり、トランジスタP1が導通し
、一方トランジスタN1及びN2が遮断している。時刻
t30においては、ロックパルスQがレベルL1までの
電圧ステップを有することになる。したがって、トラン
ジスタN2はそのドレイン電極にVi−+V1なる電圧
を、そのゲート電極にはQ=L]なるクロックパルス電
圧を、またそのソース電極にはVmvlなる電圧を持つ
ことになる。この場合、電圧レベルL1はゲートソース
間スレッシュホールド電圧VTN2よりも大きいので、
トランジスタN2は導通ずるようにバイアスされ、電圧
Vmは図示したような変化を採る。一方、上記電圧レベ
ル1.1の選択によりトランジスタN1は遮断状態に維
持され、トランジスタP1は導通状態に維持される。こ
の状態は、時刻tcにおいてクロックパルスQにより高
いレベルへの次の電圧ステップが生じるまで続く。この
段階では、トランジスタN2及びNlが導通し、一方ト
ランジスタP1が遮断する。そして、出力電圧V。
の+v1から−v1への遷移が電極Eの下の電荷を転送
させる。しかして、」二記電荷の転送は時刻t32では
完全に実現されると考えられるので、第3d図に示すパ
ターンがこれに対応する。なお、第3d図の時刻t32
のパターンにおける符号Yは、障壁の形成がこの時点で
終了していること−を示している。
前記電圧レベルI、1に関しては、このレベルがトラン
ジスタN2のゲートソース間スレッシュホールド電圧よ
りも大きいが、トランジスタN1及びN2のスレッシュ
ホールド電圧の和よりも小さい必要がある。2Viより
も僅かに小さい値の高電圧Vi−VmがトランジスタN
2のソース及びドレインの間に発生すると、そのスレッ
シュホールド電圧の△Vだけの増加を伴う。この場合、
電圧−vlがトランジスタN2のサブストレートに印加
されるとする。上記によれば、以下の関係が満足されな
ければならない。
VTN2< LL <  (VTNI+VTN2+ △
V)少なくとも3つのレベルを持つ第2a図及び第3a
図のクロックパルスのを使用して第1a図の電極Eの下
の電荷の転送を最適化すると、該電荷の転送に中間的な
停止が導入される。すなわち、電極Eにおける論理パタ
ーン0011.0011から始まって、先ず中間パター
ン01110111が形成され、これに最終パターン0
1100110が後続する。一方、第1a図の既知の矩
形波クロックパルスが使用された場合は、好適ではない
過渡的なパターン00100010が自動的に発生し、
これが、前述したように、電荷パケットの相互の混合を
引起し、表示画像中の水平方向の縞となってしまう。
なお、上記においては、アコーディオン原理に基づく情
報シフトにおける転送フェーズを例示したが、少なくと
も3つのレベルを持つタロツクパルスQは、いかなる他
の問題を生じることなく、かつ、上記と同様な効果をも
って、アコーディオン原理に基づく情報シフトの開フェ
ーズ及び閉フェーズでも動作し得るものである。更に、
3相、4相あるいは多相制御にも使用し得る。
【図面の簡単な説明】
第1a図は、イメージセンサの一部の回路図、第1b図
は、同イメージセンザの駆動シフ1−レジスタを既知の
2相クロツクパルスで駆動した場合に得られるセンサ電
極下の電荷パターンを示す説明図、 第2a図は、本発明による2相クロツクパルスの一例を
示す波形図、 第2b図は、駆動シフトレジスタのレジスタ素子の一般
的な回路図、 第2c図は、第2a図のクロックパルス及びその結果得
られる信号の波形を示す波形図、 第2d図は、同タロツクパルスの結果得られるセンサ電
極下の電荷パターンを示す説明図、第3a図は、本発明
による2相クロツクパルスの他の例を示す波形図、 第3h図は、駆動シフトレジスタのレジスタ素子の一般
的な回路図、 第3C図は、第3a図のクロックパルス及びその結果得
られる信号の波形を示す波形図、 第3d図は、同タロツクパルスの結果得られるセンサ電
極下の電荷パターンを示す説明図である。 ンジスタ、口1.02・・・クロックパルス信号、SR
・・・駆動シフトレジスタ、vl・・・レジスタ素子の
入力電圧、Vm・・・反転回路の入力端における電圧、
Vo・・レジスタ素子の出力電圧、VTNI、VTN2
・・・ゲートソース間スレッシュホールド電圧。 出願人  エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン

Claims (1)

  1. 【特許請求の範囲】 1、画像信号を発生する固体イメージセンサを含んでな
    るテレビジョン、映画あるいは写真記録用の撮像装置で
    あって、前記センサは、クロックパルス信号により制御
    されて、該センサ中の情報を開フェーズ、転送フェーズ
    及び閉フェーズを伴ってシフトするアコーディオン原理
    に基づいて動作し、前記開フェーズは画像情報素子の拡
    張と画像情報の転送とを含み、前記転送フェーズは画像
    情報の転送を含み、また前記閉フェーズは画像情報の転
    送と指定された位置での画像情報素子の縮小とを含み、
    前記センサは一連のレジスタ素子を持つ駆動シフトレジ
    スタを有し、これらレジスタ素子の出力端はセンサ電極
    に結合される一方、クロックパルス入力端が前記一連の
    レジスタ素子に結合され、かつ、前記レジスタ素子はク
    ロックパルスにより制御される直列スイッチとそれに後
    続する反転回路とを有する撮像装置において、前記クロ
    ックパルス信号が少なくとも3つのレベルを持つ変化を
    有していることを特徴とする撮像装置。 2、請求項1に記載の撮像装置において、前記クロック
    パルス信号が階段状の変化を有していることを特徴とす
    る撮像装置。 3、請求項1に記載の撮像装置において、前記クロック
    パルス信号が鋸歯状の変化を有していることを特徴とす
    る撮像装置。
JP1263790A 1988-10-13 1989-10-09 固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置 Pending JPH02154579A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8802515 1988-10-13
NL8802515 1988-10-13

Publications (1)

Publication Number Publication Date
JPH02154579A true JPH02154579A (ja) 1990-06-13

Family

ID=19853043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1263790A Pending JPH02154579A (ja) 1988-10-13 1989-10-09 固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置

Country Status (2)

Country Link
EP (1) EP0364038A1 (ja)
JP (1) JPH02154579A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401311A (nl) * 1984-04-24 1985-11-18 Philips Nv Ladingsgekoppelde halfgeleiderinrichting met dynamische besturing.

Also Published As

Publication number Publication date
EP0364038A1 (en) 1990-04-18

Similar Documents

Publication Publication Date Title
US4805026A (en) Method for driving a CCD area image sensor in a non-interlace scanning and a structure of the CCD area image sensor for driving in the same method
US4644403A (en) Image pickup apparatus
TW533402B (en) Motion circuit and on-board driver circuit for liquid crystal display panel employing the motion circuit
US4017741A (en) Dynamic shift register cell
US5105450A (en) Charge transfer device having alternating large and small transfer electrodes
US20020140491A1 (en) Phase blender and multi-phase generator using the same
EP0506081A1 (en) Voltage amplifier circuit and image pickup device including the voltage amplifier circuit
JPH09163244A (ja) 固体撮像装置
US3610951A (en) Dynamic shift register
JPH02154579A (ja) 固体イメージセンサを含むテレビジョン、映画あるいは写真記録用の撮像装置
US4851917A (en) Solid state image pickup apparatus with interlaced row pair readout
EP0161023A1 (en) Charge-coupled semiconductor device with dynamic control
US3925686A (en) Logic circuit having common load element
JPH0343828B2 (ja)
KR970010687B1 (ko) 쌍방형 전하결합소자
US5598210A (en) On chip driver for electric shuttering
JP3889825B2 (ja) 固体撮像装置
JP3791708B2 (ja) 固体撮像装置
US5258846A (en) CCD imager including serially connected inverter circuits connected in parallel to charge transfer elements
JPH088473B2 (ja) 相補形d形フリツプフロツプ回路
WO1985003398A1 (en) Solid state pick-up device
KR100227075B1 (ko) 인버터 회로
US4868665A (en) Charge-coupled device with varible storage capacity and constant clock frequency
EP0358260A1 (en) Drive shift register for a solid-state image sensor
JPH1188132A (ja) パルス発生回路およびそれを用いたイメージセンサ装置