JP2988377B2 - 磁気検出装置 - Google Patents
磁気検出装置Info
- Publication number
- JP2988377B2 JP2988377B2 JP8137223A JP13722396A JP2988377B2 JP 2988377 B2 JP2988377 B2 JP 2988377B2 JP 8137223 A JP8137223 A JP 8137223A JP 13722396 A JP13722396 A JP 13722396A JP 2988377 B2 JP2988377 B2 JP 2988377B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- gate
- voltage
- transfer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は磁気検出装置に関
し、特に、電荷結合素子を用いた磁気センサに関する。
し、特に、電荷結合素子を用いた磁気センサに関する。
【0002】
【従来の技術】従来、磁気センサとして、ホール効果を
用いたセンサが知られている。これらの例は、「電子デ
バイス入門」(森崎 弘著、技術評論社刊、第202頁
から第205頁)等に記載されている。特許公報として
は、特開平5−075178号公報等が公知である。
用いたセンサが知られている。これらの例は、「電子デ
バイス入門」(森崎 弘著、技術評論社刊、第202頁
から第205頁)等に記載されている。特許公報として
は、特開平5−075178号公報等が公知である。
【0003】ここで、ホール素子の動作原理を図を用い
て説明する。図8はホール素子の模式図である。素子の
材料としては移動度の大きい、InSb、InAs、G
aAs等のIII−V族半導体が良く用いられる。しか
しながら、これらの半導体基板に他の回路を組込んで集
積回路を形成することは困難である。
て説明する。図8はホール素子の模式図である。素子の
材料としては移動度の大きい、InSb、InAs、G
aAs等のIII−V族半導体が良く用いられる。しか
しながら、これらの半導体基板に他の回路を組込んで集
積回路を形成することは困難である。
【0004】Si結晶上に回路素子を集積する技術は広
く知られているが、Siの移動度はGaAs等の物質ほ
ど大きくなく、ホール素子としてそのまま用いるには感
度が低く問題がある。ホール素子Hのホール電圧は
(1)式で示される。 |Vh|=Rh(ベクトルI×ベクトルB)/d・・・(1) ここでRhはホール係数、dは素子の厚さ、ベクトルB
は磁束密度、ベクトルIは電流である。
く知られているが、Siの移動度はGaAs等の物質ほ
ど大きくなく、ホール素子としてそのまま用いるには感
度が低く問題がある。ホール素子Hのホール電圧は
(1)式で示される。 |Vh|=Rh(ベクトルI×ベクトルB)/d・・・(1) ここでRhはホール係数、dは素子の厚さ、ベクトルB
は磁束密度、ベクトルIは電流である。
【0005】ホール素子の感度はRh/dで表せる。ホ
ール係数は材料に依存する係数であり、同一材料をホー
ル素子として使用した場合、素子の厚さdが薄いほど感
度が高くなる事が知られている。
ール係数は材料に依存する係数であり、同一材料をホー
ル素子として使用した場合、素子の厚さdが薄いほど感
度が高くなる事が知られている。
【0006】電荷結合素子を用いた磁気センサの例が特
開平5−180918号公報に記載されている。これに
ついて図9,図10及び図11を参照し、前記公報から
摘録して説明する。
開平5−180918号公報に記載されている。これに
ついて図9,図10及び図11を参照し、前記公報から
摘録して説明する。
【0007】ゲート電極7〜26の20のゲート端子2
7〜46のそれぞれにはゲート電圧Φ1、Φ2、・・
・、Φ19ないしΦ20が発生し、そのゲート電圧の時
間的な特性が図11の最初の8段に示されている。絶縁
層6には半導体材料1の電気端子55を通す切欠きが形
成されており、端子55には磁場センサの最も低い電圧
Vsが印加される。Vsは例えば−5ボルトである。入
力ゾーン2と出力ゾーン3の端子C1とC2には例えば
0ボルトが印加される。その場合、出力電圧Vs1、s
2は「浮動」とすることもできる。隣接する2つの平行
なゲート電極の中心線間の距離がδxで示されている。
ゲート電極7〜26の長手方向に対して平行に測定した
2つの接点ゾーン4と5間の距離はLであり、2つの接
点ゾーン4と5の一部と重なる中央のゲート電極15〜
18の有効長さに相当する。
7〜46のそれぞれにはゲート電圧Φ1、Φ2、・・
・、Φ19ないしΦ20が発生し、そのゲート電圧の時
間的な特性が図11の最初の8段に示されている。絶縁
層6には半導体材料1の電気端子55を通す切欠きが形
成されており、端子55には磁場センサの最も低い電圧
Vsが印加される。Vsは例えば−5ボルトである。入
力ゾーン2と出力ゾーン3の端子C1とC2には例えば
0ボルトが印加される。その場合、出力電圧Vs1、s
2は「浮動」とすることもできる。隣接する2つの平行
なゲート電極の中心線間の距離がδxで示されている。
ゲート電極7〜26の長手方向に対して平行に測定した
2つの接点ゾーン4と5間の距離はLであり、2つの接
点ゾーン4と5の一部と重なる中央のゲート電極15〜
18の有効長さに相当する。
【0008】電荷結合回路は通常3つの位相のみを有す
る。それに対して磁場センサに使用される電荷結合回路
は好ましくは少なくとも4つの位相を有する。以下にお
いては8つの位相が存在するものと仮定する。すなわち
電荷結合回路を駆動するコントロール信号として位相内
に異なる8つのゲート電圧Φ1、・・・、Φ7及びΦ8
が存在するものとする。その場合には次の関係が成立す
る。Φ1=Φ9=Φ17、Φ2=Φ10=Φ18、Φ3
=Φ11=Φ19、Φ4=Φ12=Φ20、Φ5=Φ1
3、Φ6=Φ14、Φ7=Φ15、Φ8=Φ16。
る。それに対して磁場センサに使用される電荷結合回路
は好ましくは少なくとも4つの位相を有する。以下にお
いては8つの位相が存在するものと仮定する。すなわち
電荷結合回路を駆動するコントロール信号として位相内
に異なる8つのゲート電圧Φ1、・・・、Φ7及びΦ8
が存在するものとする。その場合には次の関係が成立す
る。Φ1=Φ9=Φ17、Φ2=Φ10=Φ18、Φ3
=Φ11=Φ19、Φ4=Φ12=Φ20、Φ5=Φ1
3、Φ6=Φ14、Φ7=Φ15、Φ8=Φ16。
【0009】ゲート電圧Φ1〜Φ8は図11の最初の8
段に時間tの関数として示されている。ゲート電圧はそ
れぞれ階段状の形状を有し、それぞれ時間tにおいて隣
接の先行するゲート電圧に対して1つの階段の期間δt
=1/fだけずれている。なお、fはゲート電圧のクロ
ック周波数を示す。換言すると、Φ2はΦ1に対して、
Φ3はΦ2に対して、Φ4はΦ3に対して、Φ5はΦ4
に対して、Φ6はΦ5に対して、Φ7はΦ6に対して、
Φ8はΦ7に対して時間的にδtだけずれている。なお
階段の値は例えば−4ボルトから+4ボルトの間であっ
て、例えばサイン形状電圧の非連続のクロック値であ
る。この種のサイン形状の電圧が図11の最初の段に破
線で図示されている。ゲート電圧Φ1〜Φ8の階段状の
非連続の値を得るために、サイン形状の電圧の周期が時
間的に同一長さの整数の期間δtに分割される。その場
合整数は使用される位相の数に相当し、図では8に等し
い。
段に時間tの関数として示されている。ゲート電圧はそ
れぞれ階段状の形状を有し、それぞれ時間tにおいて隣
接の先行するゲート電圧に対して1つの階段の期間δt
=1/fだけずれている。なお、fはゲート電圧のクロ
ック周波数を示す。換言すると、Φ2はΦ1に対して、
Φ3はΦ2に対して、Φ4はΦ3に対して、Φ5はΦ4
に対して、Φ6はΦ5に対して、Φ7はΦ6に対して、
Φ8はΦ7に対して時間的にδtだけずれている。なお
階段の値は例えば−4ボルトから+4ボルトの間であっ
て、例えばサイン形状電圧の非連続のクロック値であ
る。この種のサイン形状の電圧が図11の最初の段に破
線で図示されている。ゲート電圧Φ1〜Φ8の階段状の
非連続の値を得るために、サイン形状の電圧の周期が時
間的に同一長さの整数の期間δtに分割される。その場
合整数は使用される位相の数に相当し、図では8に等し
い。
【0010】図11にはゲート電圧毎にそれぞれ18段
の階段が図示されており、その期間中値は時点t1、t
2、・・・、t17、t18に対応する。その場合、ゲ
ート電圧の非連続の値、すなわち階段の値は、例えば1
8段の各階段の幅δtの中央における時点t1からt1
8のサイン形状電圧の値である。サイン形状の電圧の代
わりに、例えば時間tを関数とする不図示の周期的な鋸
歯状電圧を使用することもできる。
の階段が図示されており、その期間中値は時点t1、t
2、・・・、t17、t18に対応する。その場合、ゲ
ート電圧の非連続の値、すなわち階段の値は、例えば1
8段の各階段の幅δtの中央における時点t1からt1
8のサイン形状電圧の値である。サイン形状の電圧の代
わりに、例えば時間tを関数とする不図示の周期的な鋸
歯状電圧を使用することもできる。
【0011】次に、図12を用いて本発明の磁場センサ
の動作を簡単に説明する。図12の第1段目には本発明
磁場センサの第1の実施例の概略断面が示されている。
t1、t2、・・・、t7ないしt8の各時点において
ゲート電極7〜26のx方向に階段状の電圧が各ゲート
電極7〜26に発生する。電気的なポテンシャルエネル
ギEP1、EP2、・・・、EP7、EP8はゲート電
極7〜26の下方の半導体材料1内のゲート電極外面に
対応する。各ポテンシャルエネルギがxの関数として階
段状のカーブで図12の下8段に図示されている。な
お、δxは互いに連続する2つの階段の中心間のx方向
における距離に相当する。
の動作を簡単に説明する。図12の第1段目には本発明
磁場センサの第1の実施例の概略断面が示されている。
t1、t2、・・・、t7ないしt8の各時点において
ゲート電極7〜26のx方向に階段状の電圧が各ゲート
電極7〜26に発生する。電気的なポテンシャルエネル
ギEP1、EP2、・・・、EP7、EP8はゲート電
極7〜26の下方の半導体材料1内のゲート電極外面に
対応する。各ポテンシャルエネルギがxの関数として階
段状のカーブで図12の下8段に図示されている。な
お、δxは互いに連続する2つの階段の中心間のx方向
における距離に相当する。
【0012】入力ゾーン2及び出力ゾーン3と、各ゾー
ンに一番近傍に位置し接点ゾーン4と5の一部に重なる
中央のゲート電極15ないし18との間には、存在する
位相と少なくとも同数の階段が存在しなければならな
い。従って図においてはこれは少なくとも8つの階段と
なる。最も低い電気ポテンシャルエネルギを有する空間
的領域δxは、ポテンシャル井戸である。ポテンシャル
井戸には電子が満たされており、図12ではハッチング
で示されている。入力ゾーン2及び出力ゾーン3の下方
には非常の低電位のポテンシャルエネルギが存在するの
で、この領域も図12ではハッチングで示されている。
ンに一番近傍に位置し接点ゾーン4と5の一部に重なる
中央のゲート電極15ないし18との間には、存在する
位相と少なくとも同数の階段が存在しなければならな
い。従って図においてはこれは少なくとも8つの階段と
なる。最も低い電気ポテンシャルエネルギを有する空間
的領域δxは、ポテンシャル井戸である。ポテンシャル
井戸には電子が満たされており、図12ではハッチング
で示されている。入力ゾーン2及び出力ゾーン3の下方
には非常の低電位のポテンシャルエネルギが存在するの
で、この領域も図12ではハッチングで示されている。
【0013】不純物原子で濃くドーピングされた入力ゾ
ーン2は新しい電荷担体パケットを発生させる電荷担体
源として用いられ、新しい電荷担体パケットは次にゲー
ト電圧Φ1がクロックされるときには第1のゲート電極
7の下方へ移動される。各ポテンシャル井戸において電
荷担体逆転層が出現し、それによって局所的に幅δxの
電荷担体パケットが形成される。
ーン2は新しい電荷担体パケットを発生させる電荷担体
源として用いられ、新しい電荷担体パケットは次にゲー
ト電圧Φ1がクロックされるときには第1のゲート電極
7の下方へ移動される。各ポテンシャル井戸において電
荷担体逆転層が出現し、それによって局所的に幅δxの
電荷担体パケットが形成される。
【0014】図12から明らかなように、ポテンシャル
井戸、従って時点t1において第1のゲート電極7の下
方に位置する電荷担体パケットは半導体材料1の外面に
沿って図中左から右へ歩進的に移動するので、時点t2
ではゲート電極8の下方、時点t3ではゲート電極9の
下方、時点t4ではゲート電極10の下方、時点t5で
はゲート電極11の下方、時点t6ではゲート電極12
の下方、時点t7ではゲート電極13の下方、時点t8
ではゲート電極14の下方、・・・に来る。不図示の時
点t21において、ポテンシャル井戸は出力ゾーン3の
下方に達する。
井戸、従って時点t1において第1のゲート電極7の下
方に位置する電荷担体パケットは半導体材料1の外面に
沿って図中左から右へ歩進的に移動するので、時点t2
ではゲート電極8の下方、時点t3ではゲート電極9の
下方、時点t4ではゲート電極10の下方、時点t5で
はゲート電極11の下方、時点t6ではゲート電極12
の下方、時点t7ではゲート電極13の下方、時点t8
ではゲート電極14の下方、・・・に来る。不図示の時
点t21において、ポテンシャル井戸は出力ゾーン3の
下方に達する。
【0015】従ってゲート電圧Φ1からΦ8は半導体材
料1の外面に沿って移動する一種の電気的なポテンシャ
ル波を発生させる。出力ゾーン3は最後に最後のゲート
電極26から供給され、到着する電荷担体パケットを補
促する。なお、入力ゾーン2と出力ゾーン3の機能は、
駆動中でも互いに交換可能であって、それぞれ電荷担体
パケットの転送方向を決定する。
料1の外面に沿って移動する一種の電気的なポテンシャ
ル波を発生させる。出力ゾーン3は最後に最後のゲート
電極26から供給され、到着する電荷担体パケットを補
促する。なお、入力ゾーン2と出力ゾーン3の機能は、
駆動中でも互いに交換可能であって、それぞれ電荷担体
パケットの転送方向を決定する。
【0016】適当なゲート電圧Φ1からΦ8が、電荷結
合回路51〜54のゲート電極7から26に印加された
後に、細長い電荷担体パケットが半導体材料のゲート電
極7から26を有する外面に沿ってx方向へ移動する。
従って電荷結合回路内には細長い電荷担体パケットが発
生し、電荷担体パケットはゲート電圧Φ1〜Φ8の作用
を受けて電荷結合回路のアクティブゾーンを通過する。
合回路51〜54のゲート電極7から26に印加された
後に、細長い電荷担体パケットが半導体材料のゲート電
極7から26を有する外面に沿ってx方向へ移動する。
従って電荷結合回路内には細長い電荷担体パケットが発
生し、電荷担体パケットはゲート電圧Φ1〜Φ8の作用
を受けて電荷結合回路のアクティブゾーンを通過する。
【0017】この場合電荷担体の転送は通常のドリフト
効果あるいは拡散効果によるものではない。電荷担体の
転送方向がそれぞれ矢印で図示されている。
効果あるいは拡散効果によるものではない。電荷担体の
転送方向がそれぞれ矢印で図示されている。
【0018】サーファーが波乗りをする場合と同様に電
荷担体、例えば電子が電気ポテンシャル波を移動する平
均速度は、電気ポテンシャル波の群速度に等しい。第1
近似において電荷担体の熱移動を無視する場合には電荷
担体の速度は電荷担体パケットの速度vに等しい。この
速度は装置の幾何学構成のみに、特に隣接し合う2つの
ゲート電極間の距離δxとゲート電圧Φ1〜Φ8のクロ
ック周波数fに関係する。というのはv=δx/δt=
δx・fだからである。電荷担体パケットが半導体材料
1の外面に沿ってできるだけ「ソフトに」移動できるよ
うにするためには、電荷結合回路はできるだけ多くの位
相、本実施例においては3つ以上の位相を持たなければ
ならない。というのは電荷担体パケットの移動ステップ
は、ゲート電圧のディスクリートな値を発生させるため
に用いられるサイン形状ないし鋸歯状の信号の周期が決
っている場合には、位相が多いほど小さくなるからであ
る。
荷担体、例えば電子が電気ポテンシャル波を移動する平
均速度は、電気ポテンシャル波の群速度に等しい。第1
近似において電荷担体の熱移動を無視する場合には電荷
担体の速度は電荷担体パケットの速度vに等しい。この
速度は装置の幾何学構成のみに、特に隣接し合う2つの
ゲート電極間の距離δxとゲート電圧Φ1〜Φ8のクロ
ック周波数fに関係する。というのはv=δx/δt=
δx・fだからである。電荷担体パケットが半導体材料
1の外面に沿ってできるだけ「ソフトに」移動できるよ
うにするためには、電荷結合回路はできるだけ多くの位
相、本実施例においては3つ以上の位相を持たなければ
ならない。というのは電荷担体パケットの移動ステップ
は、ゲート電圧のディスクリートな値を発生させるため
に用いられるサイン形状ないし鋸歯状の信号の周期が決
っている場合には、位相が多いほど小さくなるからであ
る。
【0019】電荷結合回路が、半導体材料1の外面に対
して垂直に延びる磁場ないしそれに関連する磁束Bを受
けると、磁場ないし磁束Bを受ける移動電荷担体パケッ
トは、電荷担体パケットの長手方向に対して平行で、従
ってゲート電極7〜26の長手方向に対しても平行な方
向を有するローレンツの力を受ける。
して垂直に延びる磁場ないしそれに関連する磁束Bを受
けると、磁場ないし磁束Bを受ける移動電荷担体パケッ
トは、電荷担体パケットの長手方向に対して平行で、従
ってゲート電極7〜26の長手方向に対しても平行な方
向を有するローレンツの力を受ける。
【0020】ローレンツの力Fによってそれぞれ電荷担
体パケットの一方側の電荷担体が濃厚になり、他方側の
電荷担体が希簿になる。細長い電荷担体パケットに沿っ
て電荷担体が不均一に分布することにより、電荷担体パ
ケットに沿って電場が形成され、それによって両端部間
に電圧差が発生する。この電圧差は電荷担体の長さが長
くなるほど、そして中央のゲート電極15〜18の有効
長さLが大きくなるほど増大する。中央のゲート電極1
5〜18の下方に位置する電荷担体パケットの両端部は
少なくとも時間的に接点ゾーン4と5に電気的に接触
し、それによってセンサ端子S1とS2とも接触するの
で、上述の電圧差が磁場センサの出力電圧Vs1、s2
に等しい電圧になる。その場合に、Vs1、s2=v・
B・L=Vs1、s2=δx・f・B・Lが成立する。
体パケットの一方側の電荷担体が濃厚になり、他方側の
電荷担体が希簿になる。細長い電荷担体パケットに沿っ
て電荷担体が不均一に分布することにより、電荷担体パ
ケットに沿って電場が形成され、それによって両端部間
に電圧差が発生する。この電圧差は電荷担体の長さが長
くなるほど、そして中央のゲート電極15〜18の有効
長さLが大きくなるほど増大する。中央のゲート電極1
5〜18の下方に位置する電荷担体パケットの両端部は
少なくとも時間的に接点ゾーン4と5に電気的に接触
し、それによってセンサ端子S1とS2とも接触するの
で、上述の電圧差が磁場センサの出力電圧Vs1、s2
に等しい電圧になる。その場合に、Vs1、s2=v・
B・L=Vs1、s2=δx・f・B・Lが成立する。
【0021】このようにして求められた、磁場センサの
センサ端子S1とS2に発生する出力電圧は、磁束Bに
比例し、中央のゲート電極15〜18の有効長さLに比
例し、さらに電荷担体パケットの速度に比例する。この
速度はすでに説明したようにδxとゲート電圧Φ1〜Φ
8のクロック周波数のみに関係する。この場合Lとδx
は磁場センサの幾何学的パラメータだけに関係する。従
って本発明の磁場センサの出力電圧Vs1、s2はホー
ル効果素子の出力電圧とは異なり、供給電圧条件、電荷
担体の移動度、電荷担体濃度及び環境条件とは無関係で
ある。
センサ端子S1とS2に発生する出力電圧は、磁束Bに
比例し、中央のゲート電極15〜18の有効長さLに比
例し、さらに電荷担体パケットの速度に比例する。この
速度はすでに説明したようにδxとゲート電圧Φ1〜Φ
8のクロック周波数のみに関係する。この場合Lとδx
は磁場センサの幾何学的パラメータだけに関係する。従
って本発明の磁場センサの出力電圧Vs1、s2はホー
ル効果素子の出力電圧とは異なり、供給電圧条件、電荷
担体の移動度、電荷担体濃度及び環境条件とは無関係で
ある。
【0022】
【発明が解決しようとする課題】従来のホール素子の感
度は(1)式に示されるように素子の厚さdに反比例す
るが、幅Lには依存しない。従って、Si半導体を使用
して高感度の磁気センサを実現するには、厚さdを薄く
する以外に適当な手段がなく、高感度化が困難であると
いう問題があった。
度は(1)式に示されるように素子の厚さdに反比例す
るが、幅Lには依存しない。従って、Si半導体を使用
して高感度の磁気センサを実現するには、厚さdを薄く
する以外に適当な手段がなく、高感度化が困難であると
いう問題があった。
【0023】また、特開平5−180918号公報に記
載の磁気センサの出力電圧は、磁束、ゲート電極の有効
長及び電荷担体パケットの速度に比例し、供給電圧条
件、電荷担体の移動度、電荷担体濃度及び環境条件とは
無関係であるという。しかし、電荷担体パケットを発生
させ移動させるために複雑な駆動信号を必要とするとい
う問題があった。
載の磁気センサの出力電圧は、磁束、ゲート電極の有効
長及び電荷担体パケットの速度に比例し、供給電圧条
件、電荷担体の移動度、電荷担体濃度及び環境条件とは
無関係であるという。しかし、電荷担体パケットを発生
させ移動させるために複雑な駆動信号を必要とするとい
う問題があった。
【0024】従って本発明の目的は、複雑な駆動信号を
必要とせず、高感度でSi半導体基板上に形成可能な磁
気検出装置を提供することにある。
必要とせず、高感度でSi半導体基板上に形成可能な磁
気検出装置を提供することにある。
【0025】
【課題を解決するための手段】本発明の磁気検出装置
は、半導体基板上に形成された電荷転送素子と、前記電
荷転送素子に信号電荷を注入する入力手段と、前記電荷
転送素子を転送されてきた信号電荷を出力ゲートを介し
て受取る、互いに分離されて並列に配置された複数の電
荷検出手段とを有してなり、前記半導体基板と直交する
磁界成分を前記複数の電荷検出手段の出力信号間の差に
より検出するというものである。
は、半導体基板上に形成された電荷転送素子と、前記電
荷転送素子に信号電荷を注入する入力手段と、前記電荷
転送素子を転送されてきた信号電荷を出力ゲートを介し
て受取る、互いに分離されて並列に配置された複数の電
荷検出手段とを有してなり、前記半導体基板と直交する
磁界成分を前記複数の電荷検出手段の出力信号間の差に
より検出するというものである。
【0026】そしてこの場合、電荷転送素子が障壁ゲー
トと蓄積ゲートの対でなる転送ゲートを少なくとも一つ
有する構成をとる。さらに、蓄積ゲートを複数に分割し
て並列に設けることができ、分割された蓄積ゲートのそ
れぞれに対応して電荷検出手段を設けることができる。
トと蓄積ゲートの対でなる転送ゲートを少なくとも一つ
有する構成をとる。さらに、蓄積ゲートを複数に分割し
て並列に設けることができ、分割された蓄積ゲートのそ
れぞれに対応して電荷検出手段を設けることができる。
【0027】電荷転送素子に注入された信号電荷は転送
中に外部磁界にローレンツの力を受けて転送方向と直交
する方向に偏向されるので、複数の電荷検出手段から異
なった出力信号が得られる。
中に外部磁界にローレンツの力を受けて転送方向と直交
する方向に偏向されるので、複数の電荷検出手段から異
なった出力信号が得られる。
【0028】蓄積ゲートを複数に分割することにより、
転送回数を増やすほど電荷検出手段の出力信号間の差が
大きくなる。
転送回数を増やすほど電荷検出手段の出力信号間の差が
大きくなる。
【0029】
【発明の実施の形態】図1(a)は本発明の第1の実施
の形態を示す平面図、図1(b)は図1(a)のX−X
線断面図である。
の形態を示す平面図、図1(b)は図1(a)のX−X
線断面図である。
【0030】通常の埋込チャネル型CCDとの相違は、
蓄積ゲート(転送ゲート電極とその直下のチャネルより
なる)がP+ 型素子分離領域114により2分割されて
並列に配置されていること、電荷検出手段(浮遊拡散層
領域と出力ソースフォロワを有している)が2つ設けら
れていることである。
蓄積ゲート(転送ゲート電極とその直下のチャネルより
なる)がP+ 型素子分離領域114により2分割されて
並列に配置されていること、電荷検出手段(浮遊拡散層
領域と出力ソースフォロワを有している)が2つ設けら
れていることである。
【0031】詳述すると、N型シリコン基板101の表
面部にPウェル102が設けられ、その表面部にNウェ
ル105が設けられている。Nウェル105の表面をゲ
ート酸化膜106を介して第1層目のポリシリコン膜で
なる転送ゲート電極107−1,107−2,107−
3及び入力ゲート電極107−IGが設けられている。
これらのゲート電極と自己整してN- 型領域108−
1,108−2,108−3,108−IGが設けられ
ている。また、転送ゲート電極107−1等と酸化シリ
コン膜109を介してオーバラップして第2層目のポリ
シリコン膜でなる転送ゲート電極110−1,110−
2,110−3、入力ゲート電極110−IG、出力ゲ
ート電極110−OGが設けられている。N型の浮遊拡
散層領域115−1,115−2がNウェル105に連
結して設けられている。111−1,111−2はリセ
ットゲート電極,112は電荷注入手段の一部をなすN
+ 型領域、113−1,113−2はN+ 型のリセット
・ドレイン領域、116−1,116−2はMOSトラ
ンジスタM1 ,M2 でなるソース・ホロワである。
面部にPウェル102が設けられ、その表面部にNウェ
ル105が設けられている。Nウェル105の表面をゲ
ート酸化膜106を介して第1層目のポリシリコン膜で
なる転送ゲート電極107−1,107−2,107−
3及び入力ゲート電極107−IGが設けられている。
これらのゲート電極と自己整してN- 型領域108−
1,108−2,108−3,108−IGが設けられ
ている。また、転送ゲート電極107−1等と酸化シリ
コン膜109を介してオーバラップして第2層目のポリ
シリコン膜でなる転送ゲート電極110−1,110−
2,110−3、入力ゲート電極110−IG、出力ゲ
ート電極110−OGが設けられている。N型の浮遊拡
散層領域115−1,115−2がNウェル105に連
結して設けられている。111−1,111−2はリセ
ットゲート電極,112は電荷注入手段の一部をなすN
+ 型領域、113−1,113−2はN+ 型のリセット
・ドレイン領域、116−1,116−2はMOSトラ
ンジスタM1 ,M2 でなるソース・ホロワである。
【0032】N+ 型領域112には入力パルスΦIDが印
加される。入力ゲート電極110−IG、107−IG
は共通接続されて入力ゲート電圧(定電圧)VIGが印加
される。転送ゲート電極110−1と107−1,11
0−3と107−3はそれぞれ共通接続されて転送パル
スφ1 が印加され、転送ゲート電極110−2と107
−2は共通接続されて転送パルスφ2 が印加される。出
力ゲート電極110−OGには出力ゲート電圧(定電
圧)VOGが印加される。浮遊拡散領域115−1,11
5−2はそれぞれソース・ホロワ116−1,116−
2のMOSトランジスタM1のゲート電極に接続され
る。リセットゲート電極111−1,111−2は共通
接続されてリセットパルスφR が印加される。リセット
ドレイン領域は共通接続されて定電圧が印加される。こ
れらの接続は図示しない層間絶縁膜を選択的に被覆する
Al膜などの金属配線でなされコンタクト孔で各電極も
しくは半導体領域に接触する。転送ゲート電極107−
1,107−2,107−3とその直下のチャネル部が
蓄積ゲートを構成し、転送ゲート電極110−1,11
0−2,110−3とその直下のN- 型領域108−
1,108−2,108−3が障壁ゲートを構成する。
104はP+ 型素子分離領域でNウェル105等を区画
している。
加される。入力ゲート電極110−IG、107−IG
は共通接続されて入力ゲート電圧(定電圧)VIGが印加
される。転送ゲート電極110−1と107−1,11
0−3と107−3はそれぞれ共通接続されて転送パル
スφ1 が印加され、転送ゲート電極110−2と107
−2は共通接続されて転送パルスφ2 が印加される。出
力ゲート電極110−OGには出力ゲート電圧(定電
圧)VOGが印加される。浮遊拡散領域115−1,11
5−2はそれぞれソース・ホロワ116−1,116−
2のMOSトランジスタM1のゲート電極に接続され
る。リセットゲート電極111−1,111−2は共通
接続されてリセットパルスφR が印加される。リセット
ドレイン領域は共通接続されて定電圧が印加される。こ
れらの接続は図示しない層間絶縁膜を選択的に被覆する
Al膜などの金属配線でなされコンタクト孔で各電極も
しくは半導体領域に接触する。転送ゲート電極107−
1,107−2,107−3とその直下のチャネル部が
蓄積ゲートを構成し、転送ゲート電極110−1,11
0−2,110−3とその直下のN- 型領域108−
1,108−2,108−3が障壁ゲートを構成する。
104はP+ 型素子分離領域でNウェル105等を区画
している。
【0033】次に動作について説明する。図2は駆動パ
ルスφ1 ,φ2 ,φR ,φIDのタイミングチャートであ
る。また、図3はそれぞれに於ける各部分の電位分布お
よび電荷の蓄積状態を示すポテンシャル図である。
ルスφ1 ,φ2 ,φR ,φIDのタイミングチャートであ
る。また、図3はそれぞれに於ける各部分の電位分布お
よび電荷の蓄積状態を示すポテンシャル図である。
【0034】まず、P+ 型素子分離領域114が設けら
れていず、外部磁界のない場合について説明すると、φ
1 が“L”(例えば0V),φ2 が“H”(例えば5
V)のタイミングT1 でφIDが例えば12Vから7Vに
低下すると入力ゲート電極107−IG下に電子(電荷
Q1 )が注入され蓄積される(Q2 はその前の周期で注
入された電荷、Q3 は更にその前の周期で注入された電
荷である)。
れていず、外部磁界のない場合について説明すると、φ
1 が“L”(例えば0V),φ2 が“H”(例えば5
V)のタイミングT1 でφIDが例えば12Vから7Vに
低下すると入力ゲート電極107−IG下に電子(電荷
Q1 )が注入され蓄積される(Q2 はその前の周期で注
入された電荷、Q3 は更にその前の周期で注入された電
荷である)。
【0035】次に、φIDが12Vになった後、φ1 が
“H”,φ2 が“L”になったタイミングT2 で電荷Q
1 ,QR はそれぞれ転送ゲート電極107−1,107
−3下に移動し、蓄積される。
“H”,φ2 が“L”になったタイミングT2 で電荷Q
1 ,QR はそれぞれ転送ゲート電極107−1,107
−3下に移動し、蓄積される。
【0036】次に、タイミングT3 において、リセット
パルスφR が“H”になると浮遊拡散層領域に蓄積され
ていた電荷Q3 はリセットドレインに排出される。この
Q3の有無による浮遊拡散層領域の電位の変化がソース
フォロワの出力電圧の変化をもたらす。
パルスφR が“H”になると浮遊拡散層領域に蓄積され
ていた電荷Q3 はリセットドレインに排出される。この
Q3の有無による浮遊拡散層領域の電位の変化がソース
フォロワの出力電圧の変化をもたらす。
【0037】次に磁気センサとしての動作について説明
する。
する。
【0038】転送される際に電子は磁界によりローレン
ツの力(電子の移動速度と磁束密度のベクトル程に比
例)を受ける。つまり、転送方向、磁界の方向に対して
90度の方向に力を受ける。電子は転送中、ローレンツ
の力により、電荷転送素子の中で転送方向に対して右ま
たは左に偏って転送される。この際、電荷の存在する領
域は転送ゲート電極の直下にあり、電荷は極めて薄い
(100nm程度)の範囲に存在するため、極めて高い
効率でローレンツの力を受けることが可能となる。
ツの力(電子の移動速度と磁束密度のベクトル程に比
例)を受ける。つまり、転送方向、磁界の方向に対して
90度の方向に力を受ける。電子は転送中、ローレンツ
の力により、電荷転送素子の中で転送方向に対して右ま
たは左に偏って転送される。この際、電荷の存在する領
域は転送ゲート電極の直下にあり、電荷は極めて薄い
(100nm程度)の範囲に存在するため、極めて高い
効率でローレンツの力を受けることが可能となる。
【0039】磁界(ベクトルB)があると、図4に示す
ようにローレンツの力(ベクトルF)を受けるので、P
+ 型素子分離領域114によって分割された2つの蓄積
ゲート(図4のA,B)に蓄積される電荷量Qに差がで
きる。又、どちらが大きいかによって磁界の方向を知る
ことができる。
ようにローレンツの力(ベクトルF)を受けるので、P
+ 型素子分離領域114によって分割された2つの蓄積
ゲート(図4のA,B)に蓄積される電荷量Qに差がで
きる。又、どちらが大きいかによって磁界の方向を知る
ことができる。
【0040】転送回数を多くすことによって、電子の偏
差りは更に大きくなる。すなわち、転送回数を多くする
ことによって電子は磁界の影響を多く受け、磁気に対す
る感度が高くなる。数回の転送を繰返した後、電荷は最
終ゲートを通り浮遊拡散層領域に至り、電圧に変換して
出力される。
差りは更に大きくなる。すなわち、転送回数を多くする
ことによって電子は磁界の影響を多く受け、磁気に対す
る感度が高くなる。数回の転送を繰返した後、電荷は最
終ゲートを通り浮遊拡散層領域に至り、電圧に変換して
出力される。
【0041】次に電荷を電圧に変換する手段についての
説明を補足する。電荷を電圧に変換するために浮遊拡散
層領域115−1,115−2を使用する。浮遊拡散層
領域は周囲から電気的に独立した領域で、コンデンサと
して使用する(0.01pF程度)。浮遊拡散層領域は
電荷が転送される前に電源電圧(12V)ヘリセットさ
れる。リセットは、リセットゲートにリセットパルス
(12Vのパルス)を加えることによりドレインに印加
した電圧と浮遊拡散層領域の電圧が同一になる事によっ
ておこなう。
説明を補足する。電荷を電圧に変換するために浮遊拡散
層領域115−1,115−2を使用する。浮遊拡散層
領域は周囲から電気的に独立した領域で、コンデンサと
して使用する(0.01pF程度)。浮遊拡散層領域は
電荷が転送される前に電源電圧(12V)ヘリセットさ
れる。リセットは、リセットゲートにリセットパルス
(12Vのパルス)を加えることによりドレインに印加
した電圧と浮遊拡散層領域の電圧が同一になる事によっ
ておこなう。
【0042】電荷転送素子から電荷が浮遊拡散層領域に
転送されると、浮遊拡散層領域の電圧はリセット電圧か
ら(2)式に示す電圧ΔVだけ変化する。
転送されると、浮遊拡散層領域の電圧はリセット電圧か
ら(2)式に示す電圧ΔVだけ変化する。
【0043】ΔV=Q/C・・・(2) この電圧を浮遊拡散層領域から出力された信号線を介し
てMOSトランジスタM1 ,M2 で作成したソースフォ
ロワで検出するにより、電荷の量を知ることができる。
MOSトランジスタを用いる理由は入力インピーダンス
が極めて大きいからである。
てMOSトランジスタM1 ,M2 で作成したソースフォ
ロワで検出するにより、電荷の量を知ることができる。
MOSトランジスタを用いる理由は入力インピーダンス
が極めて大きいからである。
【0044】以上のように、磁界の存在により、電荷量
の振り分けが行なわれるのでソースホロワ116−1,
116−2の出力電圧に差がでるが、その差は磁界の強
さに比例するので磁気センサとして使用できる。基本的
にはホール効果を利用しているので電荷の移動が行なわ
れる領域の厚さ、ここではチャネル厚(前述の通り10
0nm程度)に反比例する。更に、転送回数を多くする
と感度を高くすることができる点で通常のホール素子よ
り高感度化に適している。又、通常のCCDと全く同様
の駆動パルスで動作するので実現が容易である。
の振り分けが行なわれるのでソースホロワ116−1,
116−2の出力電圧に差がでるが、その差は磁界の強
さに比例するので磁気センサとして使用できる。基本的
にはホール効果を利用しているので電荷の移動が行なわ
れる領域の厚さ、ここではチャネル厚(前述の通り10
0nm程度)に反比例する。更に、転送回数を多くする
と感度を高くすることができる点で通常のホール素子よ
り高感度化に適している。又、通常のCCDと全く同様
の駆動パルスで動作するので実現が容易である。
【0045】図5は本発明の第2の実施の形態を示す平
面図である。
面図である。
【0046】蓄積ゲートがP+ 型素子分離領域114a
によって3分割されていること、3つの浮遊拡散層領域
115a−1,115a−2,115a−3が設けられ
それに伴なってリセットドレイン領域113a−1〜1
13a−3や図示しない3つのソースホロワが設けられ
ていることが第1の実施の形態と相違している。蓄積す
る部分を多数に分岐する事により、磁気の検出精度、ダ
イナミックレンジを向上させることが可能となる。
によって3分割されていること、3つの浮遊拡散層領域
115a−1,115a−2,115a−3が設けられ
それに伴なってリセットドレイン領域113a−1〜1
13a−3や図示しない3つのソースホロワが設けられ
ていることが第1の実施の形態と相違している。蓄積す
る部分を多数に分岐する事により、磁気の検出精度、ダ
イナミックレンジを向上させることが可能となる。
【0047】図6は第1の実施の形態の変形を示す平面
図である。転送ゲート電極を3組(110−1,107
−1、〜110−3,107−3)から5組(110−
1,107−1、〜110−5,107−5)にして、
転送回数を増やすことにより、磁界による偏向を受けや
すくすることが可能となり、感度が向上する。
図である。転送ゲート電極を3組(110−1,107
−1、〜110−3,107−3)から5組(110−
1,107−1、〜110−5,107−5)にして、
転送回数を増やすことにより、磁界による偏向を受けや
すくすることが可能となり、感度が向上する。
【0048】図7は第3の実施の形態を示す平面図であ
る。転送ゲート電極が1組(107−1,110−1)
だけでありP+ 型素子分離領域(114)が設けられて
いない。
る。転送ゲート電極が1組(107−1,110−1)
だけでありP+ 型素子分離領域(114)が設けられて
いない。
【0049】信号電荷は、出力ゲート(110−OG)
を通過する際に磁界で偏向されるので浮遊拡散層領域1
15−1,115−2に蓄積される電荷量に差ができる
ので磁気センサとしての機能を有している。構造が簡単
であるという利点をもっている。
を通過する際に磁界で偏向されるので浮遊拡散層領域1
15−1,115−2に蓄積される電荷量に差ができる
ので磁気センサとしての機能を有している。構造が簡単
であるという利点をもっている。
【0050】以上、N型シリコン基板表面部にPウェル
を設け、その表面部にNウェルを設けた例について説明
したが、P型シリコン基板の表面部にNウェルを設けて
もよい。又、導電型を入れかえて構成することもでき
る。ただし、その場合は正孔が電流担体となるので、移
動度が低いので磁気センサとしての感度は低い。更に、
2相駆動のCCDを利用した例について説明したが、3
相駆動や4相駆動のCCDを利用することもできる。更
に又、電荷検出手段は浮遊拡散層法(FDA法)に限ら
ず、浮遊ゲート増幅器法などでもよい。あるいは、CC
Dに限らず、その他の電荷転送素子を利用してもよいこ
とは詳細説明を俟つまでなく明らかであろう。
を設け、その表面部にNウェルを設けた例について説明
したが、P型シリコン基板の表面部にNウェルを設けて
もよい。又、導電型を入れかえて構成することもでき
る。ただし、その場合は正孔が電流担体となるので、移
動度が低いので磁気センサとしての感度は低い。更に、
2相駆動のCCDを利用した例について説明したが、3
相駆動や4相駆動のCCDを利用することもできる。更
に又、電荷検出手段は浮遊拡散層法(FDA法)に限ら
ず、浮遊ゲート増幅器法などでもよい。あるいは、CC
Dに限らず、その他の電荷転送素子を利用してもよいこ
とは詳細説明を俟つまでなく明らかであろう。
【0051】
【発明の効果】以上説明したように、電荷転送素子に複
数の電荷検出手段を設けることにより磁気センサを実現
できる。電荷転送素子の障壁ゲートと蓄積ゲートの組の
うち蓄積ゲートを複数に分割すれば、磁界の検出感度が
転送回数に依存して大きくなるので基本的なホール素子
より高感度化が可能であり、シリコン基板上にMOSプ
ロセスを用いて形成できる。従って、磁界検出後の比較
回路や増幅回路などを同一基板に容易に集積できる。
又、電荷転送素子として一般的な転送パルスを使用する
ので複雑な駆動信号を必要としない。
数の電荷検出手段を設けることにより磁気センサを実現
できる。電荷転送素子の障壁ゲートと蓄積ゲートの組の
うち蓄積ゲートを複数に分割すれば、磁界の検出感度が
転送回数に依存して大きくなるので基本的なホール素子
より高感度化が可能であり、シリコン基板上にMOSプ
ロセスを用いて形成できる。従って、磁界検出後の比較
回路や増幅回路などを同一基板に容易に集積できる。
又、電荷転送素子として一般的な転送パルスを使用する
ので複雑な駆動信号を必要としない。
【図1】本発明の第1の実施の形態を示す平面図(図1
(a))及び図1(a)のX−X線断面図(図1
(b))。
(a))及び図1(a)のX−X線断面図(図1
(b))。
【図2】第1の実施の形態の動作について説明するため
の駆動パルスφ1 ,φ2 ,φRφIDのタイミングチャー
ト。
の駆動パルスφ1 ,φ2 ,φRφIDのタイミングチャー
ト。
【図3】第1の実施の形態における信号電荷の転送の格
子を示すポテンシャル図。
子を示すポテンシャル図。
【図4】第1の実施の形態の動作について説明するため
の模式図。
の模式図。
【図5】本発明の第2の実施の形態を示す平面図。
【図6】第1の実施の形態の変形を示す平面図。
【図7】第3の実施の形態を示す平面図。
【図8】ホール素子の模式図。
【図9】従来例を示す断面図。
【図10】図9に対応する平面図。
【図11】従来例の動作について説明するための駆動パ
ルス(ゲート電圧)Φ1 〜Φ8 のタイミングチャート。
ルス(ゲート電圧)Φ1 〜Φ8 のタイミングチャート。
【図12】従来例における電荷担体パケットの移動の様
子を示すポテンシャル図。
子を示すポテンシャル図。
1 半導体材料 2 入力ゾーン 3 出力ゾーン 4,5 接点ゾーン 7〜26 ゲート電極 101 N型シリコン基板 102 Pウェル 104 P+ 型素子分離領域 105 Nウェル 106 ゲート酸化膜 107−1,107−2,107−3,107−4
転送ゲート電極 107−IG 入力ゲート電極 108−1,108−2,108−3,108−IC
N- 型領域 109 酸化シリコン膜 110−1,110−2,110−3,110−4,1
10−5 転送ゲート電極 110−OG 出力ゲート電極 111−1,111−2 リセットゲート電極 112 N+ 型領域 113−1,113−2 リセット・ドレイン領域 114 P+ 型素子分離領域 115−1,115−2 浮遊拡散層領域 φ1 ,φ2 ,φID 駆動パルス φR リセットパルス M1 ,M2 MOSトランジスタ VIG 入力ゲート電圧 VOG 出力ゲート電圧 VRD リセットドレイン電圧
転送ゲート電極 107−IG 入力ゲート電極 108−1,108−2,108−3,108−IC
N- 型領域 109 酸化シリコン膜 110−1,110−2,110−3,110−4,1
10−5 転送ゲート電極 110−OG 出力ゲート電極 111−1,111−2 リセットゲート電極 112 N+ 型領域 113−1,113−2 リセット・ドレイン領域 114 P+ 型素子分離領域 115−1,115−2 浮遊拡散層領域 φ1 ,φ2 ,φID 駆動パルス φR リセットパルス M1 ,M2 MOSトランジスタ VIG 入力ゲート電圧 VOG 出力ゲート電圧 VRD リセットドレイン電圧
Claims (2)
- 【請求項1】 半導体基板上に形成された電荷転送素子
と、前記電荷転送素子に信号電荷を注入する入力手段
と、前記電荷転送素子を転送されてきた信号電荷を出力
ゲートを介して受取る、互いに分離されて並列に配置さ
れた複数の電荷検出手段とを有してなり、前記電荷転送
素子が障壁ゲートと蓄積ゲートの対でなる転送ゲートで
構成され、前記半導体基板と直交する磁界成分が前記複
数の電荷検出手段の出力信号間の差により検出されるこ
とを特徴とする磁気検出装置。 - 【請求項2】 前記蓄積ゲートが複数に分割されて並列
され、前記分割された蓄積ゲートのそれぞれに対応して
電荷検出手段が設けられている請求項1記載の磁気検出
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8137223A JP2988377B2 (ja) | 1996-05-30 | 1996-05-30 | 磁気検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8137223A JP2988377B2 (ja) | 1996-05-30 | 1996-05-30 | 磁気検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09318721A JPH09318721A (ja) | 1997-12-12 |
JP2988377B2 true JP2988377B2 (ja) | 1999-12-13 |
Family
ID=15193666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8137223A Expired - Lifetime JP2988377B2 (ja) | 1996-05-30 | 1996-05-30 | 磁気検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2988377B2 (ja) |
-
1996
- 1996-05-30 JP JP8137223A patent/JP2988377B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09318721A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821042B2 (en) | Imaging device including a multiplier electrode | |
US3999082A (en) | Charge coupled amplifier | |
US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
US5892251A (en) | Apparatus for transferring electric charges | |
EP0161023B1 (en) | Charge-coupled semiconductor device with dynamic control | |
US4132903A (en) | CCD output circuit using thin film transistor | |
US4554675A (en) | Charge transfer device operative at high speed | |
JP2988377B2 (ja) | 磁気検出装置 | |
US7184083B2 (en) | Solid state image pickup apparatus of low power consumption and its driving method | |
JPH033391B2 (ja) | ||
JPS5813999B2 (ja) | デンカケツゴウソシノクドウホウ | |
US5336910A (en) | Charge coupled device of high sensitivity and high integration | |
JPH04373136A (ja) | 電荷結合装置 | |
JPH08330573A (ja) | 電荷転送装置 | |
JPH05180918A (ja) | 磁場センサ | |
JP2864553B2 (ja) | Ccd遅延装置 | |
JPH04133336A (ja) | 電荷転送装置 | |
JP2569501B2 (ja) | 電荷結合装置 | |
US6191440B1 (en) | Charge transfer device with improved charge detection sensitivity | |
JPH0661469A (ja) | Ccd映像素子 | |
JPH04369187A (ja) | Ccd固体撮像素子 | |
US4140923A (en) | Charge transfer output circuits | |
JP3578611B2 (ja) | 固体撮像装置 | |
JPH0427697B2 (ja) | ||
KR920001398B1 (ko) | Ccd형 이미지 센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |