JPS60236507A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60236507A JPS60236507A JP59093435A JP9343584A JPS60236507A JP S60236507 A JPS60236507 A JP S60236507A JP 59093435 A JP59093435 A JP 59093435A JP 9343584 A JP9343584 A JP 9343584A JP S60236507 A JPS60236507 A JP S60236507A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- electrode
- trs
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は音響機器や映像機器などに使用されるモータの
速度制御を行なう際、速度検出信号と基準信号との誤差
を検出するなどに用いることができる増幅回路に関する
ものである。
速度制御を行なう際、速度検出信号と基準信号との誤差
を検出するなどに用いることができる増幅回路に関する
ものである。
従来例の構成とその問題点
近年、男セットテープレコーダなどの音響機器の小型軽
量化への動きはますます活発化し、それに伴い取シ扱う
信号レベルは微小化し、電源電圧も低電圧化している。
量化への動きはますます活発化し、それに伴い取シ扱う
信号レベルは微小化し、電源電圧も低電圧化している。
従って、よシ微小な信号レベルに対応でき、よシ低電源
電圧で動作する回路が必要となってきた。
電圧で動作する回路が必要となってきた。
以下、図面を参照しながら従来の増幅回路について説明
する。
する。
第２図は従来の増幅回路の回路結線図で、１）、ＰＮＰ
）ランジスタ３および４は互いにエミッタが接続され、
定電流源７を介して正側給電線路１に接続され、前記ト
ランジスタ３および４のコレクタはそれぞれＮＰＮ ト
ランジスタ６および６のコレクタに接続され、前記トラ
ンジスタ６および６０ベースは共に前記トランジスタ６
のコレクタに接続され、前記トランジスタ６および６の
エミッタは共に前記負側給電線路２に接続されている。
）ランジスタ３および４は互いにエミッタが接続され、
定電流源７を介して正側給電線路１に接続され、前記ト
ランジスタ３および４のコレクタはそれぞれＮＰＮ ト
ランジスタ６および６のコレクタに接続され、前記トラ
ンジスタ６および６０ベースは共に前記トランジスタ６
のコレクタに接続され、前記トランジスタ６および６の
エミッタは共に前記負側給電線路２に接続されている。
また、前記トランジスタ３および４のベースはそれぞれ
非反転入力端子８および反転入力端子９に接続され、前
記トランジスタ６のコレクタは出力端子１０に接続され
ている。
非反転入力端子８および反転入力端子９に接続され、前
記トランジスタ６のコレクタは出力端子１０に接続され
ている。
以上のように構成された増幅回路についてその動作を以
下に説明する。
下に説明する。
まず、非反転入力端子８の電位が反転入力端子９の電位
より低くなったとすると、トランジスタａのコレクタ電
流は増加し、トランジスタ４のコレクタ電流は減少する
。一方、前記トランジスタ３のコレクタ電流はトランジ
スタ６および６により構成されるカレントミラー回路に
より、前記トランジスタ６のコレクタ電流として出力さ
れる。
より低くなったとすると、トランジスタａのコレクタ電
流は増加し、トランジスタ４のコレクタ電流は減少する
。一方、前記トランジスタ３のコレクタ電流はトランジ
スタ６および６により構成されるカレントミラー回路に
より、前記トランジスタ６のコレクタ電流として出力さ
れる。
従って前記トランジスタ６のコレクタ電流の方が前記ト
ランジスタ４のコレクタ電流よりも大きくなり、出力端
子１０の電位は下がる。逆に、前記非反転入力端子８の
電位が前記反転入力端子９の電位より高くなったとする
と、逆の過程を経て前記出力端子１ｏの電位は上がる。
ランジスタ４のコレクタ電流よりも大きくなり、出力端
子１０の電位は下がる。逆に、前記非反転入力端子８の
電位が前記反転入力端子９の電位より高くなったとする
と、逆の過程を経て前記出力端子１ｏの電位は上がる。
しかしながら、上記のような構成を有する増幅回路にお
いて、両入力端子に印加する電圧（負側給電端子２を基
準電位とする）が極めて微小な場合、トランジスタ３お
よび４のエミッタ電位は殆んどトランジスタのベース、
エミッタ間電圧ｖＢＥ′ と等しくなる。一方、前記ト
ランジスタ３のコレクタ電位は、トランジスタ５および
６のベース、エミッタ間電圧ＶＢＥである。従って、前
記トランジスタ３が導通しようとすると、同トランジス
タは飽和し、同トランジスタはコレクタ電流を前記トラ
ンジスタ６および６に供給しきれなくなる。
いて、両入力端子に印加する電圧（負側給電端子２を基
準電位とする）が極めて微小な場合、トランジスタ３お
よび４のエミッタ電位は殆んどトランジスタのベース、
エミッタ間電圧ｖＢＥ′ と等しくなる。一方、前記ト
ランジスタ３のコレクタ電位は、トランジスタ５および
６のベース、エミッタ間電圧ＶＢＥである。従って、前
記トランジスタ３が導通しようとすると、同トランジス
タは飽和し、同トランジスタはコレクタ電流を前記トラ
ンジスタ６および６に供給しきれなくなる。
すなわち、出力端子１０の電位は上昇したままとなり下
降することはない。
降することはない。
発明の目的
本発明の目的は、従来の増幅回路における上記のような
不都合に鑑みてなされたものであり、入力端子電圧がＯ
Ｖでも動作し、また低電源電圧でも動作可能な増幅回路
を提供することである。
不都合に鑑みてなされたものであり、入力端子電圧がＯ
Ｖでも動作し、また低電源電圧でも動作可能な増幅回路
を提供することである。
発明の構成
本発明の増幅回路は、互いに共通電極が接続された第１
および第２のトランジスタによる差動トランジスタ対と
、前記差動トランジスタ対の共通電極への一方の給電線
路からの第１の給電手段と、前記差動トランジスタ対の
それぞれの出力電極と他方の給電線路の間に接続された
第２および第３の給電手段と、前記差動トランジスタ対
のそれぞれの出力電極に接続された電流減算手段とから
構成され、前記電流減算手段から出力を取り出し、前記
差動トランジス、り対の少なくとも一方の入力電極に入
力信号全印加するように構成したものであシ、これによ
少入力端子電圧がどちらか一方の給電線路電位と同等と
なっても完全な動作が可能となるも、のである。
および第２のトランジスタによる差動トランジスタ対と
、前記差動トランジスタ対の共通電極への一方の給電線
路からの第１の給電手段と、前記差動トランジスタ対の
それぞれの出力電極と他方の給電線路の間に接続された
第２および第３の給電手段と、前記差動トランジスタ対
のそれぞれの出力電極に接続された電流減算手段とから
構成され、前記電流減算手段から出力を取り出し、前記
差動トランジス、り対の少なくとも一方の入力電極に入
力信号全印加するように構成したものであシ、これによ
少入力端子電圧がどちらか一方の給電線路電位と同等と
なっても完全な動作が可能となるも、のである。
実施例の説明
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における増幅回路の回路結線
図であシ、ＰＮＰ）ランジスタ１１および１２は互いに
エミッタが接続されると共に、定電流源として動作する
ＰＩＰ ）ランジスタ１３のコレクタに接続されている
。前記トランジスタ１１および１２０ベースはそれぞれ
入力端子８および９に接続され、同トランジスタ１１お
よび１２のコレクタはそれぞれ定電流源として動作する
ＮＰＮトランジスタ１４および１６のコレクタに接続さ
れている。さらに１前記トランジスタ１１のコレクタは
ベースとコレクタが接続されたＰＮＰ）ランジスタ１６
のベースに接続されると共にＰＮＰトランジスタ１７０
ベースに接続されている。前記トランジスタ１７のコレ
クタは前記トランジスタ１２のコレクタに接続されると
共に出力端子１゜に接続されている。一方、前記トラン
ジスタ１６および１７のエミッタは共に定電圧回路１９
の定電圧出力に接続され、同トランジスタ１６．１７に
よシ構成されるカレントミラー回路１８と前記定電圧回
路１９により電流減算回路２１を構成している。
図であシ、ＰＮＰ）ランジスタ１１および１２は互いに
エミッタが接続されると共に、定電流源として動作する
ＰＩＰ ）ランジスタ１３のコレクタに接続されている
。前記トランジスタ１１および１２０ベースはそれぞれ
入力端子８および９に接続され、同トランジスタ１１お
よび１２のコレクタはそれぞれ定電流源として動作する
ＮＰＮトランジスタ１４および１６のコレクタに接続さ
れている。さらに１前記トランジスタ１１のコレクタは
ベースとコレクタが接続されたＰＮＰ）ランジスタ１６
のベースに接続されると共にＰＮＰトランジスタ１７０
ベースに接続されている。前記トランジスタ１７のコレ
クタは前記トランジスタ１２のコレクタに接続されると
共に出力端子１゜に接続されている。一方、前記トラン
ジスタ１６および１７のエミッタは共に定電圧回路１９
の定電圧出力に接続され、同トランジスタ１６．１７に
よシ構成されるカレントミラー回路１８と前記定電圧回
路１９により電流減算回路２１を構成している。
以上のように構成された本実施例の増幅回路について以
下その動作を説明する。
下その動作を説明する。
トランジスタ１１．１２，１４，１６．１７のコレクタ
電流をそれぞれ工１１．工、２．工、４．Ｉ、５゜工１
７とし、出力端子１０よシ流出し得る電流をＩＯとする
と、ＩＮとＩＩＩの差がＸ１７となシ、１１２と１１５
の差と１１７の差がＩｏである。すなわち、１１４およ
び１１５が常にＩＩＩおよび！、２よシ大であれば、１
＋ｙ ＝ Ｉ＋ａ −ＩＨ Ｉｏ ＝Ｉ＋７（１１ｓ Ｉ＋ｚ ） となシ、結局工０は次式で表わされる。
電流をそれぞれ工１１．工、２．工、４．Ｉ、５゜工１
７とし、出力端子１０よシ流出し得る電流をＩＯとする
と、ＩＮとＩＩＩの差がＸ１７となシ、１１２と１１５
の差と１１７の差がＩｏである。すなわち、１１４およ
び１１５が常にＩＩＩおよび！、２よシ大であれば、１
＋ｙ ＝ Ｉ＋ａ −ＩＨ Ｉｏ ＝Ｉ＋７（１１ｓ Ｉ＋ｚ ） となシ、結局工０は次式で表わされる。
Ｉｏ ＝（Ｉ＋２−工１＋ ）＋（ｌ１４−１１５）こ
こで、工１４がＩＩ５と等しければ、工０°ｌ１２−Ｉ
＋１ となる。すなわち、非反転入力端子８の電位が反転入力
端子９の電位よシ低い時、ＩＮは工１２よシ犬きくなシ
、出力端子１０に現われる電流は吸込電流となシ同端子
１ｏの電位は下がる。逆に前記非反転入力端子８の電位
が前記反転入力端子９の電位よシ高い時、逆の過程を経
て前記出力端子１゜の電位は上がる。入力電位と出力電
位の関係は以上の通シであるが、主要箇所の電位につい
てみると、前記トランジスタ１１のコレクタ８．位（Ｖ
ｎとする）は、定電圧回路１９の定電圧出力電位（Ｖｎ
とする）とトランジスタ１６のベース−エミッタ間電圧
（約ｏ、ｅＶ）によって決まる。
こで、工１４がＩＩ５と等しければ、工０°ｌ１２−Ｉ
＋１ となる。すなわち、非反転入力端子８の電位が反転入力
端子９の電位よシ低い時、ＩＮは工１２よシ犬きくなシ
、出力端子１０に現われる電流は吸込電流となシ同端子
１ｏの電位は下がる。逆に前記非反転入力端子８の電位
が前記反転入力端子９の電位よシ高い時、逆の過程を経
て前記出力端子１゜の電位は上がる。入力電位と出力電
位の関係は以上の通シであるが、主要箇所の電位につい
てみると、前記トランジスタ１１のコレクタ８．位（Ｖ
ｎとする）は、定電圧回路１９の定電圧出力電位（Ｖｎ
とする）とトランジスタ１６のベース−エミッタ間電圧
（約ｏ、ｅＶ）によって決まる。
Ｖ、、÷ＶＲ−ｏ、ｅ （Ｖ）
ここで、ｖＲをトランジスタのベース−エミッタ間電圧
の２倍を越えないように設定し、例えば０．８ｖとする
と、ｖ、、 ＝−０，２Ｖとなる。このとき、両入力端
子の入力電圧が極めて微小であるとすると、前記トラン
ジスタ１１および１２のエミッタ電位はほぼベース−エ
ミッタ間電圧（約ｏ、ｅ Ｖ ）に等しい。従って前記
トランジスタ１１はコレクターエミッタ間電圧約０．４
Ｖで動作し、前記トランジスタ１４けコレクターエミ
ッタ間電圧約ｏ、２Ｖで動作することになるが、数１０
μＡ程度のコレクタ電流であれば十分動作する。すなわ
ち、両入力端子の入力電圧が極めて微小であっても出力
端子１０には正常な出力電圧が出力される。
の２倍を越えないように設定し、例えば０．８ｖとする
と、ｖ、、 ＝−０，２Ｖとなる。このとき、両入力端
子の入力電圧が極めて微小であるとすると、前記トラン
ジスタ１１および１２のエミッタ電位はほぼベース−エ
ミッタ間電圧（約ｏ、ｅ Ｖ ）に等しい。従って前記
トランジスタ１１はコレクターエミッタ間電圧約０．４
Ｖで動作し、前記トランジスタ１４けコレクターエミ
ッタ間電圧約ｏ、２Ｖで動作することになるが、数１０
μＡ程度のコレクタ電流であれば十分動作する。すなわ
ち、両入力端子の入力電圧が極めて微小であっても出力
端子１０には正常な出力電圧が出力される。
以上のように本実施例によれば、差動トランジスタ対（
トランジスタ１１および１２）の両コレクタ電流の減算
を、前記差動トランジスタ対と相補型のトランジスタで
構成されたカレントミラー回路によシ直接行なわず、前
記差動トランジスタ対の両コレクタ電流からそれぞれ同
一のバイアス電流（前記トランジスタ１４および１６の
コレクタ電流）を減じ、その結果を前記差動トランジス
タ対と同位型のトランジスタで構成されたカレントミラ
ー回路により減算することにより、前記両バイアス電流
は互いに打消し合い、出力端子には前記差動トランジス
タ対の両コレクタ電流の差が出力され、入力端子電圧が
ＯＶでも動作が可能である。また本実施例のような構成
であれば、１ｖ程度の低電圧でも動作可能である。例え
ば、トランジスタが正常動作している時のコレクターエ
ミッタ間電圧を０．２ Ｖ 、ベース・エミッタ間電圧
を０．６Ｖとした場合、定電圧発生回路１９の定電圧出
力をＯ，Ｓ Ｖ、入力電圧範囲をＯｖ〜０．２ｖとする
と、電源電圧が１ｖになってもすべてのトランをそれぞ
れの相補型トランジスタで構成してもよいことは言うま
でもない。
トランジスタ１１および１２）の両コレクタ電流の減算
を、前記差動トランジスタ対と相補型のトランジスタで
構成されたカレントミラー回路によシ直接行なわず、前
記差動トランジスタ対の両コレクタ電流からそれぞれ同
一のバイアス電流（前記トランジスタ１４および１６の
コレクタ電流）を減じ、その結果を前記差動トランジス
タ対と同位型のトランジスタで構成されたカレントミラ
ー回路により減算することにより、前記両バイアス電流
は互いに打消し合い、出力端子には前記差動トランジス
タ対の両コレクタ電流の差が出力され、入力端子電圧が
ＯＶでも動作が可能である。また本実施例のような構成
であれば、１ｖ程度の低電圧でも動作可能である。例え
ば、トランジスタが正常動作している時のコレクターエ
ミッタ間電圧を０．２ Ｖ 、ベース・エミッタ間電圧
を０．６Ｖとした場合、定電圧発生回路１９の定電圧出
力をＯ，Ｓ Ｖ、入力電圧範囲をＯｖ〜０．２ｖとする
と、電源電圧が１ｖになってもすべてのトランをそれぞ
れの相補型トランジスタで構成してもよいことは言うま
でもない。
発明の効果
以上の説明から明らかなように、本発明は差動トランジ
スタ対と、その両電流出力からそれぞれ同一のバイアス
電流を差し引くための定電流源と、これらバイアス電蝉
を含めて前記差動トランジスタ対の両電流出力の電流減
算処理を行なう電流減算回路とから構成しているので、
基準給電電極の電位に対する入力電位が極めて微小であ
っても正常な回路動作が得られるという優れた効果が得
られる。
スタ対と、その両電流出力からそれぞれ同一のバイアス
電流を差し引くための定電流源と、これらバイアス電蝉
を含めて前記差動トランジスタ対の両電流出力の電流減
算処理を行なう電流減算回路とから構成しているので、
基準給電電極の電位に対する入力電位が極めて微小であ
っても正常な回路動作が得られるという優れた効果が得
られる。
さらに、前記電流減算回路を互いに入力電極が接続され
、一方がダイオード接続された一対のトランジスタと、
そのトランジスタ対の共通電極を０．８ Ｖ程度の定電
圧回路に接続することにより、１ｖ程度の低電源電圧で
正常な動作が得られるという優ｎた効果が得られる。
、一方がダイオード接続された一対のトランジスタと、
そのトランジスタ対の共通電極を０．８ Ｖ程度の定電
圧回路に接続することにより、１ｖ程度の低電源電圧で
正常な動作が得られるという優ｎた効果が得られる。
第１図は本発明の一実施例における増幅回路の回路結線
図、第２図は従来の増幅回路の回路結線図である。 １・・・・・・正側給電線路、２・・・・・・負側給電
線路、８゜９・・・・・・入力電極、１０・・・・・・
出力電極、１１・・・・・・第１のトランジスタ、１２
・・・・・・第２のトランジスタ、１３・・・・・・第
１の給電手段、１４・・・・・・第２の給電手段、１６
・・・・・・第３の給電手段、１９・・・・°・定電圧
発生手段、２１・・・・・・電流減算手段、２２・・・
・・・第４の給電手段。 代理人の氏名 弁理士 中 尾 敏 男 はか１名ぺ 〜 ！＠ ２ 図′
図、第２図は従来の増幅回路の回路結線図である。 １・・・・・・正側給電線路、２・・・・・・負側給電
線路、８゜９・・・・・・入力電極、１０・・・・・・
出力電極、１１・・・・・・第１のトランジスタ、１２
・・・・・・第２のトランジスタ、１３・・・・・・第
１の給電手段、１４・・・・・・第２の給電手段、１６
・・・・・・第３の給電手段、１９・・・・°・定電圧
発生手段、２１・・・・・・電流減算手段、２２・・・
・・・第４の給電手段。 代理人の氏名 弁理士 中 尾 敏 男 はか１名ぺ 〜 ！＠ ２ 図′
Claims (1)
- （１）互いに共通電極が接続された第１および第２のト
ランジスタによる差動トランジスタ対と、前記差動トラ
ンジスタ対の共通電極への一方の給電線路からの第１の
給電手段と、前記差動トランジスタ対のそれぞれの出力
電極と他方の給電線路の間に接続された第２および第３
の給電手段と、前記差動トランジスタ対のそれぞれの出
力電極に接続された電流減算手段とから構成され、前記
電流減算手段から出力を取シ出し、前記差動トランジス
タ対の少なくとも一方の入力電極に入力信号を印加する
増幅回路。 （榊 電流減算手段を、第１のトランジスタの出力電極
に入力電極と出力電極が接続された第３のトランジスタ
と、前記第１のトランジスタの出力電極に入力電極が接
続され第２のトランジスタの出力電極に出力電極が接続
された第４のト・ランジスタと、前記第３および第４の
トランジスタの共通電極を共に定電圧に保つ定電圧発生
手段によシ構成し、前記第４のトランジスタの出力電極
から出力信号を取シ出す特許請求の範囲第１項記載の増
幅回路。 （句 定電圧発生手段を、一方の給電線路からの第４の
給電手段と、前記第４の給電手段に出力電極が接続され
た第６のトランジスタと、前記第５のトランジスタの出
力電極と入力電極の間に接続された第１の抵抗と、前記
第６のトランジスタの入力電極と他方の給電線路の間に
接続された第２の抵抗によシ構成し、前記第６のトラン
ジスタの出力電極より定電圧を得る特許請求の範囲第２
項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093435A JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093435A JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60236507A true JPS60236507A (ja) | 1985-11-25 |
| JPH0584683B2 JPH0584683B2 (ja) | 1993-12-02 |
Family
ID=14082229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093435A Granted JPS60236507A (ja) | 1984-05-10 | 1984-05-10 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280406A (ja) * | 1989-03-17 | 1990-11-16 | Telefunken Electronic Gmbh | 電流差を形成するための回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp | |
| JPS5222853A (en) * | 1975-08-14 | 1977-02-21 | Sony Corp | Amplifier |
| JPS5389250U (ja) * | 1976-12-22 | 1978-07-21 |
-
1984
- 1984-05-10 JP JP59093435A patent/JPS60236507A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199959A (ja) * | 1975-01-29 | 1976-09-03 | Rca Corp | |
| JPS5222853A (en) * | 1975-08-14 | 1977-02-21 | Sony Corp | Amplifier |
| JPS5389250U (ja) * | 1976-12-22 | 1978-07-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280406A (ja) * | 1989-03-17 | 1990-11-16 | Telefunken Electronic Gmbh | 電流差を形成するための回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584683B2 (ja) | 1993-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0473806B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS59160203A (ja) | 多入力ポ−ト回路 | |
| JPS60236507A (ja) | 増幅回路 | |
| JPH0263206A (ja) | カレントミラー回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0241925Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6252489B2 (ja) | ||
| JPH05259755A (ja) | 電圧電流変換回路 | |
| JPS61296806A (ja) | 差動増幅器 | |
| JPH0252884B2 (ja) | ||
| JPH0429027B2 (ja) | ||
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH0151209B2 (ja) | ||
| JPS6387811A (ja) | 差動増幅器 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPH0152929B2 (ja) | ||
| JPH0244407B2 (ja) | Shusekikairo |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |