JPS59160203A - 多入力ポ−ト回路 - Google Patents

多入力ポ−ト回路

Info

Publication number
JPS59160203A
JPS59160203A JP58215874A JP21587483A JPS59160203A JP S59160203 A JPS59160203 A JP S59160203A JP 58215874 A JP58215874 A JP 58215874A JP 21587483 A JP21587483 A JP 21587483A JP S59160203 A JPS59160203 A JP S59160203A
Authority
JP
Japan
Prior art keywords
current
input
stage
transistor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58215874A
Other languages
English (en)
Other versions
JPH0312721B2 (ja
Inventor
ト−マス・ア−ル・アンダ−ソン
ハワ−ド・ルイス・スコルニツク
ブル−ス・コンラツド・トラムプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Burr Brown Research Corp
Original Assignee
Burr Brown Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Research Corp filed Critical Burr Brown Research Corp
Publication of JPS59160203A publication Critical patent/JPS59160203A/ja
Publication of JPH0312721B2 publication Critical patent/JPH0312721B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means

Landscapes

  • Amplifiers (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的には複数の人力ポートを有する電子回
路に、また特定的には複数の人力信号中の選択された7
つに応答する回路に係るものである。
典型的な電子的プロセス制御システムにおいては、複数
のセンサがそれぞれ特定の物理現象を表わす電気信号を
発生する。例えば、7つのセンナが温度に比例する電圧
を発生するかも知れない。また別のセンナが湿度に比例
する電圧を発生する等々である。
7つの型の電子的プロ七ス制御システムでは、電気セン
サ信号はマルチブレフサを介して中央プロセッサに印加
される。マルチブレフサは、センサ信号中の選択された
7つ全プロセスサに印加させるように作動可能な複数の
スイッチである。従ってこの型のシステムでは、センサ
カラプロセッサまでのセンサ信号通路にマルチブレフサ
を含んでいる。
マルチブレフサは、リレー或は電界効果トランジスタ(
FET )スイッチの何れかからなっていることが多い
。リレーは典型的にはFETスイッチに比較して大きく
、高価で且つ短寿命である。
しかしながらFETスイッチは、センナ信号通路内に望
ましくない高抵抗?挿入する「オン」状態を有している
。またFET!イツチは、センサ信号通路内に漏洩電流
を挿入する「オフ」状態をも有している。望ましくない
抵抗及び漏洩電流は共に周囲温度の変化と共に変化する
。更に1センサ信号が電子的プロセス制御システムにお
いては普通の入力電圧範囲である+IO乃至−IONル
トの範囲の電圧からなっている場合、全てのFETスイ
ッチを使用することができない。
別の型の電子的グロセス制御システムでは、全てのセン
ナ信号が前置増巾器に供給される。前置増巾器からの増
巾されたセンナ信号はマルチブレフサを介してプロセッ
サに印加される。従って、増巾されたセンナ信号は、前
置増巾器の出力からマルチブレフサを通してプロセッサ
までの信号通路を有している。典型的には、この型のシ
ステムは、前置増巾器が望ましくない誤差信号を発生す
るために低レベル信号を処理するのには適していない。
前置増巾器は望ましくない誤差信号或はオフセット信号
を発生する。誤差信号及びオフセット信号は温度の関数
として変化する。誤差信号及びオフセット信号は、与え
られた。前置増巾器に対して温度補償回路によって減少
させることができる。典型的なオフセット或は誤差補償
回路を重複させることは、多くのチャンネルが用いられ
ている場合には望ましくなく複雑となる。これは、前置
増巾器の入力が人力或はフィート9パツク全共有するよ
うに一諸に接続されている場合には望ましくない相互作
用を引起す。fm置増巾器全体から選択的に電力を除く
回路は望ましくなく複雑になる。
従って、広範囲、の周囲温度に亘って誤差信号を発生す
ることなく、複数の入力信号中の1つを負荷に供給する
ように作動可能な新らしい回路に対するニーズが存在し
ている。更に、この新らしい回路は、電子的グロセス制
御システムにおいて普通に遭遇する入力信号の範囲に応
答するものであることが望ましい。また、この新らしい
回路は、選択されない場合に入力電流を引込まず、極め
て高い入力インピーダンスを呈する入力を有するべきで
ある。
本発明の目的は、複数の入力信号中の選択された7つに
応答する改良された回路を提供することである。
本発明の別の目的によれば、複数の増巾器中の1つがそ
れを通るバイアス電流の流れに応答して出力信号を負荷
に供給するように動作可能である。
本発明の別の目的は、スイッチング回路を通る信号損失
或はスイッチング回路を通る漏洩の何れをも生じること
なく複数の人力信号中の選択された7つに応答する電子
回路を経済的に提供することである。
本発明の更に別の目的は、複数の入力信号中の選択され
た1つに応答し、広範囲の周囲温度に亘って使用可能な
改良された回路を提供することである。入力信号は電子
的プロセス制御システムにおいて通常遭遇する範囲内の
電圧であってよい。
本発明の他の目的、特色及び長所は、以下の添附図面を
参照しての本発明の詳細な説明から明白になるであろう
本発明の7実施例による装置は差動信号を負荷に供給す
るようになっていて、第1の差動入力信号及び通過する
第1のバイアス電流の流れに応答して差動信号を負荷に
供給する第1の入力段手段、第20差動入力信号及び通
過する第2のバイアス電流の流れに応答して差動信号を
負荷に供給する第2の入力段手段、及び第1及び第2の
バイアス電流を供給するバイアス手段を具備している。
本発明の別の実施例による第1及び第20差動入力信号
に応答して差動出力信号を発生する方法は、それぞれが
差動出力信号を発生するように作動可能な第1及び第!
の差動入力段を準備し、第1及び第2の入力信号をそれ
ぞれ第1及び第2の段に印加し、そして入力段中の選択
された7つにバイアス電流を供給してその選択された人
力段によって差動出力信号を発生せしめる諸段階がらな
っている。
第2図において、人力段10は端子14.12にそれぞ
れ接続されている反転入力及び非反転入力を有している
。端子12.14は第1の対の入力電圧を供給する源(
図示せず)K接続されている。
後述するように、第1の対の入力端子は差動入力信号で
ある。
入力段10は、信号ライン20及び22を介してそれぞ
れ出力端子16及び18に接続されている非反転出力及
び反転出力をも有している。出力端子16は信号ライン
26を通して負荷24の第1区の端子に接続されている
。出力端子18は信号ライン28を通して負荷24の第
2の端子に接続されている。負荷24は正電圧源29に
も接続されている。後述するように、人力段10は段1
0を通してバイアス電流が流れると負荷24に差動電流
を供給するように作動可能である。
人力段10は、スイッチ34によって電流源32の一方
の端子に接続可能なバイアス端子30を有している。電
流源32は負電圧源36に接続されている。入力段10
.スイッチ34及び電流源32は全て互に直列に接続さ
れている。
スイッチ34を閉じると、電流源32は人力段10の端
子30から負電圧源36へ流れる第1段バイアス電流を
供給する。更に、このバイアス電流は正電圧源29から
負荷24を通り、ライン20゜26及びライン22.2
.8を介して入力段10へ流入する。スイッチ34を開
くと第1段バイアス電流の流れは存在しなくなる。電流
源は半導体エレクトロニクスの分野では公知であり、電
流源32には種々の電流源を用いることが可能である。
第7段バイアス電流が、ライン20.26及びライン2
2.28を流れる電流の和にほぼ等しいことを理解され
たい。人力段10の端子12゜14に等しい入力電圧が
印加されると、第1段バイアス電流の半分はライン20
.26を通って流れ、他の半分はライン22.28を通
って流れるので、ライン20.26とライン22.28
との電流の差はOである。
しかし、端子12に印加される入力端子が端子14に印
加される入力電圧よりも大きい場合には、ライン28.
22にはライン20.26よりも多くのバイアス電流が
流れる。逆に、端子14に印加される入力電圧が端子1
2に印加される入力電圧よりも大きい場合には、ライン
22.28よりも大きいバイアス電流がライン20.2
6を流れる。更に、ライン20.26とライン22.2
8とを流れる電流の差は入力端子の第1の対をなしてい
る電圧の差に比例する。従って、人力段1゜は端子12
,1tK印加される入力電圧の差に応答することになる
。端子12.14に印加される入力端子は差動入力信号
である。以上の説明から、人力段10はスイッチ34が
閉じられると負荷24に差動電流を供給するように作動
可能であることが理解されたであろう。
人力段10と同じような第2の人力段38は、入力端子
42.40にそれぞれ接続されている反転入力及び非反
転入力を有している。端子40゜42は、第2の対の入
力端子を供給する源(図示せず)に接続されていて、差
動人力信号が入力段38に印加されるようになっている
人力段38は信号ライン44.46を介してそれぞれ端
子16.18に接続されている非反転及び反転出力をも
有している。人力段38の入力段48はスイッチ52に
よって電流源5oに接続可能である。電流源50は負電
圧源36にも接続されている。従って人力段38、スイ
ッチ52及び電流源50は全て互に直列に接続されてい
ることKなる。電流源50及びスイッチ52は、それぞ
れ電流源32及びスイッチ34と類似している。
入力段10と同様に、入力段38はスイッチ52が閉じ
られると負荷に差動電流を供給するように作動可能であ
る。任意の時点には両スイッチ34.52ではなく唯一
のスイッチのみが閉じられることを理解されたい。
望むならば、負荷24に差動電流を供給する附加入力段
が使用可能であることも理解されたい。
例えば、jつの入力段を使用する場合には、任意の時点
にはjつの入力段の中の/っだけが負荷24に差動電流
を供給するのである。若干の用途において、望むならば
、7つ以上の入力段を選択することができる。後述する
ように1スイツチ34.52に代るものとして多接点単
極スイッチを用いる場合には、?M数の入力段にバイア
ス電流を供給するために電流源32だけが使用される。
第2A図に示すように、段10.38はスイッチ49を
通して電流源32に接続することが可能である。詳述す
れば、端子30.48はそれぞれスイッチ49の接点5
1.55に接続されている。
スイッチ49の極57は電流源32の一方の端子に接続
され、電流源32の他方の端子は負電圧源36に接続さ
れている。従って、スイッチ49゜電流源32及び負電
圧源36は全て互に直列に接続されていることになる。
スイッチ49を、極57と接点51とが接続されるよう
に倒すと、vJ/段バイアス電流が段1゜に供給される
。また、スイッチ49を、極57と接点55とが接続さ
れるように倒すと、第2段バイアス電流が段38に供給
される。
第3図(第2図と類似であり、同じ成分圧は同一番号を
附しである)に示すように、バイアス電流は人力段10
.38から転流させることができるので、電流源32.
50を通る電流の中断が避けられる。即ち、負荷24は
人力段10.38と、第2図で説明した正電圧源29と
に接続されている。しかし、第3図においては、端子3
0は電流源32に直接接続されている。また電流源32
はスイッチ53によって正電圧源29に接続可能である
。スイッチ53を開くと、電流源32は前述と同様にし
て第1段バイアス電流を供給する。スイッチ53を閉じ
ると、第1段バイアス電流は正電圧源29からスイッチ
53を通って電流源32へ流れるので、第1段バイアス
電流は負荷24及び人力段10から転流する。
同様KSt流源50はスイッチ54を介して正電圧源2
9に接続可能である。スイッチ54は、スイッチ53で
説明したのと同じようにして電流を倉荷24及び人力段
38から転流させるように作動可能である。
以上の説明から、俵数対の入力電圧を複数の入力段に供
給できることは明白であろう。人力段中の選択された1
つがスイッチの操作に応答して負荷に差動信号を供給す
るように作動可能となる。
本発明の第2の面は、人力段として/対のエミッタ結合
トランジスタを使用することに関している。詳述すれば
、エミッタ結合トランジスタからなる伝達特性は、周囲
温度の変化には殆んど無、関係である。
第を図に示すように、第一図の回路に類似の回路は、人
力段10A(人力段100代りに)、人力段38A(人
力段38の代りに)、電流源232(電流源32の代り
Vこ)、及び電流源250(電流源50の代りに)を含
んでいる。他の全ての面では、第り図は第2図と同一で
ある。後述する理由から、電流源232及び250は、
それらの絶対温度に正比例する電流な供給する型のもの
である。
入力段10Aは、エミッタ結合差動人力段を形成するよ
うに接続されている/対のバイポーラ・トランジスタ5
6.66を含んでいる。差動入力段は半導体エレクトロ
ニクスの分野では公知である。
トランジスタ56のペース58及びコレクタ60はそれ
ぞれ端子12及びライン22に接続されている。トラン
ジスタ56のエミッタ62は調整可能な抵抗64に接続
されているので、エミッタ62と調整可能な抵抗64と
は直列に接続されていることKなる。
入力段10Aのトランジスタ660ペース68及びコレ
クタ70はそれぞれ端子14及びライン20に接続され
ている。またそのエミッタ72は調整可能な抵抗74を
通して端子30に接続され、エミッタ72と調整可能な
抵抗74とは直列回路になっている。後述するように、
調整可能な抵抗64.74は、入力段10Aの伝達特性
を周囲温度の変化には無関係ならしめる値に調整される
典型的には、僅かな構造の差がトランジスタ56.66
のそれぞれの特性を互に異なったものにする。従って、
ライン20.22を流れる電流を互に等しいものとする
には、端子12.14にオフセット電圧と呼ばれるもの
を印加しなければならない。殆んどのトランジスタのコ
レクタ電流とエミッタ電流は等しいから、オフセット電
圧は次のようなオフセット電圧関係に従がう。
Vo5=V、、1−V、、2 +(1e1)(R1)−
(+、2XR2)ここに%vosはオフセット電圧であ
り、vbell はトランジスタ56のペース・エミッ
タ電圧であり、 Vb、2はトランジスタ66のペース・エミッタ電圧で
あり、 1、1はエミッタ62から流れる電流であり、le2は
エミッタ72から流れる電流であり、R1は調整可能な
抵抗64の抵抗値であり、そして R2は調整可能な抵抗74の抵抗値である。
本発明の7つの面によれば、調整可能な抵抗64.74
はどのような周囲温度においてもオフセット電圧がOに
等しくなるようKII整され、オフセット電圧関係は次
式によって与えられるOオフセット関係にされる。
O=ΔVb、−1,1・ΔR ここにΔvb6 はトランジスタ56.66のペース・
工ζツタ電圧間の差であり、そして △Rは調整可能な抵抗64.74の抵抗値間の差である
トランジスタ56.66のような/対のトランジスタを
エミッタ結合差動入力段として接続した場合、それらの
ペース・エミッタ電圧間の差は次式の関係に従かうこと
が知られている。
ΔV、。=(にT/q)・tn (D )ここKN K
はぼルツマン定数であり、■は絶対温度であり、 qは電子の電荷であり、そして 1.2/ ls2 更に1ここで1s1はトランジスタ560ペースφ工Z
ツタ接合の飽和電流であり、12はトランシスタロ6の
ペース・エミッタ接合の飽和電流である。
この分野では公知のように1半導体接合の飽和電流は、
半導体接合KO電圧を印加した場合にそれを通って流れ
る電流である。
OオフセットM係及びペース・エミッタ電圧関係を混合
して、次式のような温度依存性関係を与えることができ
る。
(KT/q)・In (D) = 1.1・△RK、q
、D及びΔRが全て温度に無関係の定数であることに注
目されたい。温度依存性関係式の左辺のTだけが温度に
より変化するものであるから、この左辺の値は絶対温度
に正比例して変化する。温度依存性関係式の右辺では1
.11.1だけが変化するから、関心ある全ての温度範
囲に亘ってOオフセット関係を維持するためには、1o
1(1,2)を絶対温度に正比例して変化させなければ
ならない。本発明によれば、調整可能な抵抗64.74
を調整してどの温度においてもオフセット電圧を0に等
しくLA、また電流源232が絶対温度に正比例する第
1段バイアス電流を供給する場合は、関心ある全ての温
度においてオフセット電圧はOK等しくなる。絶対温度
に正比例する電流を供給する電流源は、半導体エレクト
ロニクスの分野において公知である。
第1図に示すよう罠、第1の入力段108はPNP)ラ
ンジスタフ6を含み、そのエミッタ78は正電圧源29
に接続されている。人力段10Bの重要な特色は、バイ
アス電流が流れない場合には極めて高い人力インピーダ
ンスを呈することである。更に、トランジスタ76のペ
ース80及びコレクタ82は共にPNP )ランジスタ
84のペース86に接続されている。トランジスタ76
.84は互に類似している。)ランジスタフ6と同様に
、トランジスタ84のエミッタ87も正電圧源29に接
続されている。後述するように、第1段バイアス電流に
等しいか或はそれより大きい電流がトランジスタ84を
通って流れることができる。
トランジスタ76のコレクタ82はNPN)ランジスタ
8B、90のそれぞれのコレクタ92゜94にも接続さ
れている。トランジスタ88゜90のそれぞれのペース
96.98は、第μ図のペース58.68と同じように
して端子12゜14に接続されている。トランジスタ8
8のエミッタ100は調整可能な抵抗64を通してPN
Pトランジスタ102のエミッタ104に接続され、エ
ミッタ100、調整可能な抵抗64及びトランジスタ1
02のエミッタ・ベース接合は全て直列となっている。
一方、トランジスタ90のエミッタ106は調整可能な
抵抗74を通してPNP)ランジスタ108のエミッタ
110に接続されているので、エミッタ106、調整可
能な抵抗74及びトランジスタ108のエミッタ・ペー
ス接合は全て直列に接続されていることになる。トラン
ジスタ102,108のそれぞれpペース112゜11
4は一諸に接続されている。従って、トランジスタ88
.90のエミッタ100.106は、調整可能な抵抗6
4.74及びトランジスタ102゜108の工はツタ・
ペース接合を介して互に結合されていることになる。
トランジスタ102のコレクタ116は信号ライン2O
Aを通して出力端、子16Aに接続されている。一方、
Fう/ゾスタ108のコレク4118は信号ライン22
今を通して出力端子18Aに接続されている。端子16
A及び18Aはそれぞれ信号ライン26A 、28Aを
通して負荷に接続されているので、段10Bは負荷24
Aに接続されていることになる。負荷24Aに関しては
後述する。
トランジスタ102,108のそれぞれのペース112
,114は共に電流源120の端子122に接続されて
いる。端子122はトランジスタ84のコレクタ124
にも接続されている。この実施例では、絶対温度に正比
例する既知電流が端子122を介して電流源120に流
入する。この既知電流は電流源120の端子126から
負電圧源36.へ流出する。
この既知電流の極〈一部はトランジスタ102゜108
のペース112.114から流れるものであり、従って
トランジスタ102.108のペース・エミッタ接合を
順方向にバイアスするので人力段10Bを通して第1段
バイアス電流を負荷24Aに流れさせる。極く一部を除
いて全ての既知電流はトランジスタ84のコレクタ12
4から流れる。
第1段バイアス電流がトランジスタ76の工だツタ・ペ
ース接合を通って流れるので、そのエミッタ78とペー
ス80との間に順方向バイアス電圧を生じさせることは
明白である。トランジスタ76.84のエミッタ78.
87が共に正電圧源29に接続され、ペース80.86
が一諸に接続されているから、この順バイアス電圧はト
ランジスタ84のエミッタ・ペース接合に印加される。
トランジスタ76と84とは類似しているから、トラン
ジスタ76.84のエミッタ電流はほぼ等しくなり、従
って第1段バイアス電流は既知の電流に等しくなる。ト
ランジスタ88.90のエミッタ100,106は結合
されており、既知の電流は絶対温度に正比例するから、
温度依存性及びθオフセット関係は共に段10Bに適用
することができる。差電流は、jil!≠図に関して説
明したようにして段10Bから負荷24Aに供給される
トランジスタ76.84のペース80.86は、スイッ
チ130を通して転流用電流源128の一方の端子にも
接続されている。電流源128の他方の端子は負電圧源
36に接続されている。スイッチ130を閉じると、第
1段バイアス電流よりも大きいか或は等しい転流用電流
がトランジスタ76のエミッタ・ペース接合、閉じたス
イッチ130、及び電流源128を通って負電圧源36
へ流れる。転流用電流が第1段バイアス電流よりも大き
いか或は等しいので、スイッチ130を閉じると第1段
バイアス電流が人力段10B及び負荷24Aから除かれ
るようになる。
入力段10Bと類似の第2の入力段38Bは端子42及
び40にそれぞれ接続されている反転入力及び非反転入
力を有している。また段10Bと同じようにして段38
Bは信号ライン44A。
46^を通してそれぞれ端子16A、18Aに接続され
ている。更に、段10Bと同様に、段38Bは正電圧源
29に接続されている。また段38Bは、段10Bの電
流源120及びトランジスタ84と同じ接続関係をもっ
て電流源132(電流源120と類似)、及びトランジ
スタ134に接続されている。電流源120と同様に、
電流源132は負電圧源36に接続されている。
トランジスタ134のペース136はスイッチ140(
スイッチ130と類似)を通して電流源138(電流源
128と類似)に接続されている。
電流源128と同様に、電流源138は負電圧源36に
接続されている。従って、段10B9%(8Bは共に負
荷24Aに電流を供給するように作動可能である。
負荷24Aは、互に類似し合っているYランジメタ14
0.142からなっている。トランジスタ140..1
42のそれぞれのエミッタ144゜146は共に負電圧
源36に接続されている。またこれらのトランジスタ1
40.142のそれぞれのペース148,150.及び
トランジスタ140のコレクタ152は全て信号ライン
28Aを通して端子18Aに接続されている。
トランジスタ142のコレクタ154は信号ライン26
^を通して端子16Aへ、また信号ライン158ft通
して増巾器156へ接続されている。
この負荷24^はカレントミラーとして知られている。
公知のように、負荷24Aは信号ライン26A、28A
を通って流れる電流の差に等しい出力差電流をライン1
58を通して供給する。出力差電流に応答して1.増巾
器156は出力電圧を発生する。
以上に本発明を好ましい実施例に関して説明したが、当
業者ならば本発明の思想及び範囲から逸脱することなく
種々の変更が可能であることを理解されたい。
【図面の簡単な説明】
第7図は本発明の好ましい実施例のブロックダイアダラ
ムであり、 第2図は本発明の実施例のためのバイアス技術を示すブ
ロックダイアダラムであり、 第2A図は第2図の)々イアス技術の変形を示すブロッ
クダイアダラムであり、 第3図は第2図と類似した別のバイアス技術を示すブロ
ックダイアダラムであり、そして第り図は入力段のオフ
セット電圧を減少させる技術及び配列を示す、第2図と
同じような、プロツクダイアダラムである。 10.1OA、10B、38.38A、38B・・・入
力段、12.1.4,40.42・・・入力端子、16
.16A、18,18A・・・出力端子、20.2OA
、22,22A、26,26A、28,28A。 44.44A、46,46A、158・・・信号ライン
、24 、24A・・・負 荷、 29・・・正電圧源、 30.48・・・バイアス端子、 32.50,120,128,132,138,232
,250・・・電流源1 34.49,52.53,54,130.140・・・
スイッチ、36・・・負電圧源、 55.66.76.84,88,90,102,108
,134゜140.142・・・Fランジスタ、 64.74  ・・・調整可能な抵抗、156・・・増
巾器。 第1頁の続き @発明者  ハタード・ルイス・スコルニック アメリカ合衆国アリシナ用857 】0タクソン・サウス・ダーリン グ・アベニュー2110 @発明  者 ブルース・コンラッド・ドラムプ アメリカ合衆国アリシナ用857 04タクソン・ノース・ソールダ ラド7925 20−

Claims (1)

  1. 【特許請求の範囲】 t 複数の差動入力信号の中の選択された7つに応答し
    て負荷に差動出力信号を供給する装置であって、 前記差動人力信号がそれぞれ印加される複数の人力、及
    び全てが前記負荷に接続されている複数の出力を有する
    複数の差動入力段、及び前記選択された入力信号が印加
    されている7つの人力段にバイアス電流を供給する手段
    を具備する装置っ ユ 複数の差動人力信号の中の選択されたlっに応答し
    て差動出力信号を供給する方法であって、それぞれがエ
    ミッタを結合されている/対のトランジスタを有し、前
    記差動出力信号を供給するように作動可能な複数の入力
    段を設け、前記人力信号をそれぞれ前記人力段に印加し
    。 そして 前記人力段の中の選択されたlっにバイアス電流を供給
    して前記差動出力信号を前記選択された人力段によって
    供給せしめる 段階からなる方法。 3、 差動入力信号に応、答して負荷に差動出力信号を
    供給する回路であって、 前記負荷に接続されている第7のトランジスタ、 前記負荷に接続されている第2のトランジスタ を含み、前記両トランジスタのエミッタが結合されてい
    て、前記入力信号が前記両トランジスタのペースに印加
    されるようになっており、更に絶対温度に正比例するバ
    イアス電流を前記両トランジスタを通して流させる電流
    源、前記第7のトランジスタのエミッタと直列に接続さ
    れている@/の抵抗、及び 前記第2のトランジスタの工ξツlト直列に接続されて
    いる第2の抵抗をも含み、前記入力信号がOである時に
    殆んど全ての温度において前記出力信号を0ならしめる
    値を前記両抵抗が有していることを特徴とする回路。
JP58215874A 1983-02-28 1983-11-15 多入力ポ−ト回路 Granted JPS59160203A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US470549 1983-02-28
US06/470,549 US4591740A (en) 1983-02-28 1983-02-28 Multiple input port circuit having temperature zero voltage offset bias means

Publications (2)

Publication Number Publication Date
JPS59160203A true JPS59160203A (ja) 1984-09-10
JPH0312721B2 JPH0312721B2 (ja) 1991-02-20

Family

ID=23868054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58215874A Granted JPS59160203A (ja) 1983-02-28 1983-11-15 多入力ポ−ト回路

Country Status (4)

Country Link
US (1) US4591740A (ja)
JP (1) JPS59160203A (ja)
DE (1) DE3407200A1 (ja)
GB (1) GB2136231B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763107A (en) * 1985-08-23 1988-08-09 Burr-Brown Corporation Subranging analog-to-digital converter with multiplexed input amplifier isolation circuit between subtraction node and LSB encoder
US4755765A (en) * 1987-01-16 1988-07-05 Teradyne, Inc. Differential input selector
GB2200465B (en) * 1987-01-16 1991-10-02 Teradyne Inc Automatic test equipment
US4905238A (en) * 1987-09-04 1990-02-27 Digital Equipment Corporation Analog amplifier-multiplexer for a data system
JP2875922B2 (ja) * 1992-03-05 1999-03-31 三菱電機株式会社 A/d変換器
US5812005A (en) * 1996-07-30 1998-09-22 Dallas Semiconductor Corp. Auto zero circuitry and associated method
US5870028A (en) * 1997-03-28 1999-02-09 Tektronix, Inc. Input expansion for crosspoint switch module
US6487456B1 (en) * 2000-02-11 2002-11-26 Thomas Michael Masano Method and apparatus for creating a selectable electrical characteristic
GB0013718D0 (en) 2000-06-07 2000-07-26 Coflexip Lined pipe annulus vent
US7408406B2 (en) * 2006-05-24 2008-08-05 Tektronix, Inc. Mode selection amplifier circuit usable in a signal acquisition probe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329767A (en) * 1976-09-01 1978-03-20 Hitachi Ltd Control circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE590060A (ja) * 1959-05-01
US3166679A (en) * 1961-04-24 1965-01-19 Link Division Of General Prec Self-regenerative, latching, semiconductor voltage selection circuit
US3526785A (en) * 1966-03-24 1970-09-01 Kozponti Fiz Kutato Intezet Sampling amplifier having facilities for amplitude-to-time conversion
US3522548A (en) * 1968-05-03 1970-08-04 Rca Corp Temperature tracking of emitter coupled differential amplifier stage
US3638131A (en) * 1969-09-29 1972-01-25 Nat Semiconductor Corp Multiplexing circuit with stage isolation means
US3594653A (en) * 1969-12-31 1971-07-20 Ibm Cross-coupled differential amplifier
JPS606576B2 (ja) * 1979-09-20 1985-02-19 ソニー株式会社 信号変換回路
DE2221773C2 (de) * 1972-05-04 1979-04-05 Loewe Opta Gmbh, 1000 Berlin Schaltung zum Anschalten gespeicherter konstanter elektrischer Abstinunspanniingen für die Festsenderwahl in Geraten der Nachrichtentechnik
US3904977A (en) * 1973-10-05 1975-09-09 Ibm Multiplexing switch with wide bandpass characteristics and high isolation impedance between inputs
DE2506034C3 (de) * 1975-02-13 1978-08-03 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum elektronischen Durchschalten einer Wechselspannung
US4198581A (en) * 1977-10-13 1980-04-15 Rca Corporation Temperature compensating comparator
NL186789C (nl) * 1979-02-16 1991-02-18 Philips Nv Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329767A (en) * 1976-09-01 1978-03-20 Hitachi Ltd Control circuit

Also Published As

Publication number Publication date
GB2136231B (en) 1986-09-03
JPH0312721B2 (ja) 1991-02-20
GB2136231A (en) 1984-09-12
DE3407200A1 (de) 1984-09-13
US4591740A (en) 1986-05-27
GB8325130D0 (en) 1983-10-19

Similar Documents

Publication Publication Date Title
JPS59160203A (ja) 多入力ポ−ト回路
EP0453680B1 (en) Three-terminal operational amplifier and applications thereof
JPS6210047B2 (ja)
US4398160A (en) Current mirror circuits with field effect transistor feedback
US4451800A (en) Input bias adjustment circuit for amplifier
EP0164182B1 (en) Jfet active load input stage
JPH0770935B2 (ja) 差動電流増幅回路
EP0061705B1 (en) Low-value current source circuit
JPS5831472A (ja) 乗算回路
JPS6135058A (ja) 電流特性整形回路
US4260945A (en) Regulated current source circuits
US3533007A (en) Difference amplifier with darlington input stages
US4251778A (en) Circuit with electrically controlled gain
US4267521A (en) Compound transistor circuitry
GB2217541A (en) Amplifiers
US5506536A (en) Differential amplifier with exponential gain characteristic
JPS60236509A (ja) 差動可変増幅回路
US4345216A (en) Compensation of base-current-related error in current mirror amplifier circuitry
JP3305864B2 (ja) 信号変換回路
US3990017A (en) Current amplifier
JPS58181310A (ja) 電圧利得制御増幅装置
JP2935781B2 (ja) 等価フローティング抵抗回路
JPS6271311A (ja) 可変利得回路
JPH01278108A (ja) 差動増幅回路
JPS61296806A (ja) 差動増幅器