JPS6135058A - 電流特性整形回路 - Google Patents

電流特性整形回路

Info

Publication number
JPS6135058A
JPS6135058A JP14687585A JP14687585A JPS6135058A JP S6135058 A JPS6135058 A JP S6135058A JP 14687585 A JP14687585 A JP 14687585A JP 14687585 A JP14687585 A JP 14687585A JP S6135058 A JPS6135058 A JP S6135058A
Authority
JP
Japan
Prior art keywords
current
shaping circuit
input signal
output
characteristic shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14687585A
Other languages
English (en)
Other versions
JP2908449B2 (ja
Inventor
ジエームス ツリード グロツチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6135058A publication Critical patent/JPS6135058A/ja
Application granted granted Critical
Publication of JP2908449B2 publication Critical patent/JP2908449B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • H04M19/001Current supply source at the exchanger providing current to substations
    • H04M19/005Feeding arrangements without the use of line transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電流特性整形回路、あるいはプロフィル回路に
関連する。より詳細には、本発明は所定の動的範囲の入
力電流を類似の範囲の区分的線形特性の出力電流に変換
する回路に関連する。
電話通信システムにおける長年の問題は、ループの適切
な動作を中央局バッテリーからの最低限のドレインにて
効率的に保ちながらループ動作電流を加入者電話回線回
路に提供する問題であった。デジタル電話加入者ループ
・システムにおける1つの問題は、中央局から離れた遠
隔地にある信号処理ターミナルの所に散免する電圧を最
低限に押えることにある.遠隔ターミナルの所の電子回
線フィード回路は加入者電話機がオフ・フック状態にあ
るとき、正常な動作を保つために十分な電流を供給でき
ることが要求される。要求される量は加入者回線回路の
長さに依存する。通常、回線フィード回路には回線に供
給する電流を特定の長さの回線を動作するために、いつ
、いかに、変更するかを決定するための電流プロフィル
帰還回路が含まれる。遠隔ターミナルの所で散免する電
力をループの長さと無関係に一定に保つための技法にお
いては、電流プロフィルが区分的線形関数に変形される
。当技術において周知の区分的線形電流関数を生成する
ための回路は通常比較的複雑であり、集積回路形式の場
合は大きなシリコン領域を必要とし、また離散的要素の
形式の場合は大きな労賃が必要とされる。
区分的線形電流特性を生成するための技法の1つは、↓
」82年IEEE国際固体回路倉延(1982IEEE
 International 5olid−5tat
e C1rcuit Conference)のページ
204−205のp、c、ディビス(P、 C,Dav
is)らによる論文[ハイブリッド集積トランクおよび
加入者回線インタフェース(A HybridInte
grated  Trunk  and  5ubsc
riber  LineInterface) Jにお
いて説明されている。ここでは、多重帰還回路と協同し
て幾つかの異なる負荷回線オプションを提供するための
演算増幅器が提供される。
もう1つの例は、J、V、ウェイト(J、V。
Wc1t)らによる5′、増 器の理論および用途(I
ntroduction to 0perationa
l AmplifierTheory and App
lications  )、マグロ−ヒルブック社(M
cG′ray−Hill Books )、1975年
、ページ171〜187において説明されている。ウェ
イト(1ilait ) らは、ブレーク・ポイント間
で線形的に変化する関数を実現するための幾つかの方法
を説明する。説明される全ての実現方法は演算増幅器を
中心に構成され、殆んどは電圧応答回路である。
本発明におい−では、区分的線形関数が定電流と入力電
流に比例する電流を結合することによって対応する出力
電流結合を達成する電流整形回路にて実現される。出力
電流特性のスロープ内のブレーク・ポイントがもう1つ
の入力電流応答電流成分を入力のレベルが所定値の間を
変化するのに応答して出力電流結合の中に、あるいは外
に切替えることによって実現される。
本発明および本発明のさまざまな特徴、目的および長所
は以下の詳細な説明を附属の特許請求の範囲および添付
の図面を参照して読むことによって、より完全に理解で
きるものである。
第1図には電子回線フィード回路の直流帰還回路内に発
見される電流プロフィル用途に応用された本発明による
電流整形回路の実施態様が示される。このような用途に
おいては。
電話システム内の加入者回線回路のチップ。
リードとリング・リード(図示なし)間の電圧差の関数
である入力信号電流が入力端子10の所に受信される。
この入力電流の変動は第2図に示す電流プロフィル線図
に従って、図示される回路によって出力端子11の所に
翻訳出力電流を生成するように翻訳されるが、この翻訳
出力電流は周知の方法によって電子回線フィード回路の
チップ増幅器およびリング増幅器(図示なし)の動作ポ
イントを制御するために加えられる。この回路に対する
動作電力はここではそれぞれ正の電圧源12および負の
電圧源13から供給さ九る。これらはここでは円で囲ま
れた極性符号によって表わされるが、これは示された極
性の端子がその符号の所に接続され、その反対の極性の
端子が大地に接続されていることを示す。
第1の端子10の所の入力信号は、電流ミラー増幅器の
形式の電流中継回路(CMA)に加えられるが、この電
流ミラー増幅器は当技術において周知の方法によってト
ランジスタの電流利得Bに比較的独立した、釣合のとれ
た方法にて電流を中継させるように構成される。こうし
て、入力電流はnpnマスタ・トランジスタQ4のコレ
クタ端子に加えられる。コレクタ端子が大地に接続され
たもう1つのnpnトランジスータQ3のベースーエミ
ツタ・ジャンクションはCMAを低B誘導エラーに対し
て保護するため、トランジスタQ4のコレクターベース
・ジャンクション間を横断して接続される。抵抗体17
はトランジスタQ4のエミッタ端子を電圧源13に接続
する。トランジスタQ3およびQ4は、端子10の所に
入力信号が存在しないときは非導電状態となる。トラン
ジスタロ4内の電流は所定のCMA釣合関数に従って釣
合され、従属npnトラトランジスタ経路に反映される
抵抗体18はトランジスタQ5のエミッタを電圧源13
に接続する。このトランジスタのコレクタ端子はpnp
l”ランジスタQ1および抵抗体19に接続された電源
を通じて正の電圧源12に接続される。
電圧源12と大地の間に接続された基準バイアス電圧源
14はトランジスタQ1をプロフィル回路の用途に適当
な所定のレベルにバイアスする。ここでは、このレベル
は第2図に示されるようにゼロ入力信号に対して180
マイクロアンペアである。この状態において、トランジ
スタQ4とQ5は非導電状態であり、トランジスタQ1
からの全ての出力はリード21およびダイオードD2を
通じて出力端子11に流れる。端子10の所の入力信号
が増加すると、CMAのトランジスタQ4およびQ5は
対応して導電性を増し、こうして、より多くの量の電流
をリード21からトランジスタQ5に分流させる。電流
源トランジスタQ1およびQ5は、こうして一体となっ
てソース/シンク形式の動作を行なう。
トランジスタQ4およびQ5のベース−エミッタ・ジャ
ンクション領域および抵抗体17および18の抵抗は、
好ましくは電流プロフィルの部分22に対して所望のス
ロープを実現するように釣合される。ここでの用途では
、この部分はループが局バッテリー電流を導電するよう
に閉路されたとき、加入者オフ−フック部となる。こう
して、この部分22に対応するプロフィル出力電流は第
1図の回路が接続される加入者ループの範囲を収容する
のに必要なチップ増幅器およびリング増幅器に対する制
御のレベルとなる。
入力電流が低値の所では、トランジスタ・ジャンクショ
ン領域が電流釣合を決定する主要な要因となり、この導
電レベル以上の所では回路抵抗が主要な要因となること
がわかる。
この例のプロフィル部分22に対しては、約0.25の
スロープが要求されるため、トラトランジスタQ4のジ
ャンクシ旦ン領域は、トランジスタQ5のジャンクショ
ン領域の約4倍とされ、抵抗体17の抵抗は抵抗体18
の抵抗の約0.25倍とされる。逆に、抵抗体17およ
び18には十分な抵抗を持つ設計者の好ましいと考える
絶対値を選択し、個々の抵抗体によって高信号レベルに
おいて大きな退化を達成し、抵抗体間の比によってトラ
ンジスタQ5に流れる電流を制御することもできる。た
だし、抵抗体18は高電流レベルにおいて抵抗体18間
に生成される電圧がトランジスタQ1およびQ5が飽和
するほどに大きなものであってはならない。
第2図の特性のブレーク・ポイント23、あるいは膝の
位置は第1図の回路が使用される用途に依存する。例え
ば、電話加入者ループに対する電子回線フィード回路に
使用される場合は、オフ−フックが検出されたとき加入
者局に加えられる最低ループ電流、および対応する電流
プロフィル帰還経路への入力電流は、線22上にブレー
ク・ポイント23を決定する入力電流横座標点となる。
第2図においては、この点は一例として212マイクロ
アンペアであることがわかる。これは、この点を越える
とプロフィル回路の出力電流が線22上に沿う場合と比
較して、入力電流に応答して急激な変化をするようにな
る点である。
ブレーク・ポイント23の右側のオン−フック動作、つ
まり、高プロフィル回路入力電流を制御する新特性部分
26の部分の傾きはトランジスタQ1およびQ5の分岐
と類似の構成を持つ第1図の回路の第2の分岐によって
決定される。こうして、電流源に接続されたpnpトラ
ンジスタQ2のベース端子はトランジスタQ1に使用さ
れるのと同一の基準バイアス電圧源14の出力によって
バイアスされ、そしてこのエミッタ端子は抵抗体27に
よって電圧源12に接続される。抵抗体27は特性部分
26の所望の傾きとの関連で選択される抵抗値および図
示される特性の線22に沿ってブレーク・ポイント23
の位置を決定するためにトランジスタQ2に対する導電
を定めるための電圧源14からのバイアスを持つつこの
一例としての実施態様においては、この電流は トラン
ジスタQl内の電流の約3.5倍である。逆に、抵抗体
19及び27に少なくとも幾らかの退化を与えるのに十
分な抵抗を与え、この抵抗体によってトランジスタQ1
およびQ2から流れ出る電流の制御を行なうこともでき
る。
n p、n トランジスタQ6はCMAの第2の従属分
岐内に存在し、このベース端子はトランジスタQ4のベ
ース端子に接続される。従って、トランジスタQ6は入
力信号制御電流源として動作する。トランジスタQ6の
コレクタ−エミッタ経路はトランジスタQ2と電圧源1
3の間を直列に抵抗体28と接続される。ダイオードD
3はトランジスタロ6内の電流がトランジスタQ2電流
を退化するのに不十分な場合、トランジスタQ2の電流
を大地に退化させるためにトランジスタQ2のコレクタ
に接続される。これはQ2が飽和されるのを防ぐ。トラ
ンジスタQ6のベース−エミッタ・ジャンクション領域
はトランジスタQ4のジャンクション領域と同一である
。抵抗体28は抵抗体17の抵抗の約3分の1の抵抗を
持ち、トランジスタQ6はトランジスタQ4内に流れる
入力電流の約3倍に等しい電流量を導電する。
トランジスタQ2とQ6の直列接続は回路内にこれらの
対応するコレクタ間に端子29を持つ。この端子はダイ
オードD1を介してトランジスタQ6によって引かれる
電流がトランジスタQ2によって供給される電流を越え
る正確な点においてリード21から電流を引くように接
続される。ダイオードD1が導電状態にあると、リード
21から分流される電流は出力端子11に到達せず、こ
のため出力電流はトランジスタQ5とQ6の動作の組合
せ効果に正確に対応して落ち、これによって第2図の特
性部分26が生成される。
リード21内のダイオードD1は出力電流が負になるの
を押さえ、このため第2図の特性の水平部分30が結果
としてゼロ出力電流を生成する最少値より大きな入力電
流となる。
ダイオードD2がここに示されるのと反対の極性で接続
された場合、負の出力電流のみが生成されることとなる
。後者の場合、例えば、ダイオードD3のような電流シ
ンキング・ダイオードをトランジスタQ1のコレクタの
所に加えて、トランジスタQ5がトランジスタQ1の全
出力を引くことができないときは。
電流を低入力電流レベルにて引いて、トランジスタQ1
が飽和するのを防止することが必要である。
(図示される負の傾斜に対して)正の傾斜の部分を持つ
電流整形特性は固定および可変の電流源のトランジスタ
Q2およびQ6のブレーク・ポイント・ステージ内の位
置を電圧源レイルとの関係で互いに交換し、ブレーク・
ポイントを決定するダイオードの極性を反転することに
よって実現できる。例えば、トランジスタQ2を電流ミ
ラーと交換しトランジスタQ6のコレクタ電流を反転し
、これを電圧源14に類似するが大地と電圧源13の間
でバイアスされる第2の基準バイアス電圧源からバイア
スされる新たな定電流源npnトランジスタに供給する
こともできる。
同様に、1つあるいは複数の前述のタイプの各々のブレ
ーク・ポイント・ダイオードがリード21に接続された
対応する数のブレーク・ポイント・ステージを使用する
ことによって複数のブレーク・ポイントを持つ電流特性
整形回路を実現することもできる。
本発明は、本発明の特定の実施態様との関連において説
明されたが、当業者にとって明白なこれ以外の実施態様
、用途、および修正も本発明の精神および範囲に入るも
のである。
【図面の簡単な説明】
第1図は、本発明による電流プロフィル回路の略図;そ
して 第2図は、第1図の回路に対する区分的線形電流プロフ
ィルの線図である。 [主要部分の符号の説明] 15   基準バイアス電圧源−・・・・・・・・・・
・・・・・・・・・1416トランジスタ・・・・−・
・・・・・・・・・・・・・・QL Q6FIG、/ 
        j/I R0,2 tltP? −(−)→

Claims (1)

  1. 【特許請求の範囲】 1、電流特性整形回路において、 固定電流と第1の入力信号可変電流を結合 して対応する出力電流を生成するための結合装置、およ
    び 該出力電流の所定のレベルに応答して第2 の入力信号可変電流を該所定のレベルを経ての出力電流
    遷移の方向によって該出力電流の中に、あるいは該出力
    電流の外へ切替えるためのスイッチ装置を含むことを特
    徴とする電流特性整形回路。 2、特許請求の範囲第1項に記載の電流特 性整形回路において、 別個に整形回路入力信号を所定の異なる割 合で中継することによって、それぞれ該第1の入力信号
    可変電流および第2の入力信号可変電流を生成するため
    の中継装置が提供されていることを特徴とする電流特性
    整形回路。 3、特許請求の範囲第2項に記載の電流特 性整形回路において、 該中継装置が該入力信号に応答する主分岐 およびそれぞれ該第1および第2の入力信号可変電流を
    生成する第1および第2の従属分岐を持つ電流ミラー増
    幅器からなることを特徴とする電流特性整形回路。 4、特許請求の範囲第1項に記載の電流特 性整形回路において、 該結合装置が 協同してソース/シンク動作を行なうよう に直列に接続された第1および第2の電流源、該電流源
    間に直列に接続された回路ポイン トからの出力接続、 該第1の電流源を一定にバイアスして該出 力接続内に所定のレベルの電流を確立するための第1の
    バイアス装置、および 整形回路入力信号に応答して該第2の電流 源を可変的にバイアスし、該出力接続内の電流のレベル
    を所定の出力電流に対する該入力信号の第1の所定範囲
    の入力電流特性スロープに従って修正するための第2の
    バイアス装置を含み、また 該スイッチ装置が 該入力信号に少なくとも第2の入力信号の 範囲で応答して該出力回路内の出力電流のレベルをさら
    に可変的に修正して別の所定のスロープの特性を達成す
    るための修正装置を含むことを特徴とする電流特性整形
    回路。 5、特許請求の範囲第4項に記載の電流特 性整形回路において、 該可変修正装置が 協同してソース/シンク動作を行なうため に直列に接続された第3および第4の電流源、該第3の
    電流源が該第1のバイアス装置によって一定にバイアス
    されるように接続するための装置、 該第4の電流源が該第2のバイアス装置に よって可変的にバイアスされるように接続するための装
    置、 該第3の電流源と該第4の電流源の間に直 列に接続された電流端子、および 該出力接続と該回路端子の間に接続され、 該出力回路内の出力電流のレベルの可変修正の間に電流
    を順方向に導電するような極性を与えられた無方向性導
    電装置を含むことを特徴とする電流特性整形回路。 6、特許請求の範囲第5項に記載の電流特性整形回路に
    おいて、 少なくとも該第1の所定の範囲の該入力信 号内の動作の間に該第3の電流源から電流をシンクする
    ための装置が含まれることを特徴とする電流特性整形回
    路。 7、特許請求の範囲第5項に記載の電流特 性整形回路において、該修正装置が 該第2および第4の電流源内の電流を釣合 させ、それぞれ該第1および第2の範囲の該スロープを
    確立するための釣合装置を含むことを特徴とする電流特
    性整形回路。 8、特許請求の範囲第7項に記載の電流特 性整形回路において、 整形回路入力信号を反映して該第2および 第4の電流源の動作電流レベルを制御するための電流ミ
    ラー増幅器、および 該第2および第4の電流源内の電流を少な くとも該第2の範囲内で釣合させるための該増幅器内の
    抵抗装置が含まれることを特徴とする電流特性整形回路
    。 9、特許請求の範囲第8項に記載の電流特 性整形回路において、 該第2および第4の電流源がこれら電流源 のそれぞれの直列接続に接続された内部コレクタ−エミ
    ッタ経路を持つトランジスタを含み、そして 該第2および第4の電流源の該トランジス タのベース−エミッタ・ジャンクション領域が該電流源
    内の電流を少なくとも該第1の範囲の一部に釣合させる
    ように釣合されていることを特徴とする電流特性整形回
    路。
JP14687585A 1984-07-05 1985-07-05 電流特性整形回路 Expired - Lifetime JP2908449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/628,042 US4558272A (en) 1984-07-05 1984-07-05 Current characteristic shaper
US628042 1984-07-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10002144A Division JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Publications (2)

Publication Number Publication Date
JPS6135058A true JPS6135058A (ja) 1986-02-19
JP2908449B2 JP2908449B2 (ja) 1999-06-21

Family

ID=24517195

Family Applications (2)

Application Number Title Priority Date Filing Date
JP14687585A Expired - Lifetime JP2908449B2 (ja) 1984-07-05 1985-07-05 電流特性整形回路
JP10002144A Pending JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10002144A Pending JPH1174999A (ja) 1984-07-05 1998-01-08 電流特性整形回路

Country Status (5)

Country Link
US (1) US4558272A (ja)
EP (1) EP0167346B1 (ja)
JP (2) JP2908449B2 (ja)
CA (1) CA1217827A (ja)
DE (1) DE3579963D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214603B (it) * 1985-04-30 1990-01-18 Ates Componenti Elettron Circuito telefonico, integrabile monoliticamente, perl'alimentazione di una linea telefonica d'utente.
CA1291836C (en) * 1987-06-17 1991-11-05 Kenji Takato Battery feed circuit
US5187429A (en) * 1992-02-20 1993-02-16 Northern Telecom Limited Reference voltage generator for dynamic random access memory
US5249226A (en) * 1992-03-02 1993-09-28 Advanced Micro Devices, Inc. Apparatus for controlling a current supply device
GB9223338D0 (en) * 1992-11-06 1992-12-23 Sgs Thomson Microelectronics Low voltage reference current generating circuit
GB9304954D0 (en) * 1993-03-11 1993-04-28 Sgs Thomson Microelectronics Reference current generating circuit
US5798573A (en) * 1997-04-01 1998-08-25 Kb Electronics, Inc. Split power supply
JP3144478B2 (ja) * 1997-11-05 2001-03-12 日本電気株式会社 カレントミラー回路
US6157716A (en) * 1998-05-08 2000-12-05 Bell Atlantic Corporation Power feed circuit providing both on-hook and off-hook power for telephone subscriber loop
EP2398017B1 (en) * 2009-02-16 2014-04-23 Electronics and Telecommunications Research Institute Encoding/decoding method for audio signals using adaptive sinusoidal coding and apparatus thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145458A (en) * 1978-05-08 1979-11-13 Yokogawa Hokushin Electric Corp Generator for polygonal-line function signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863169A (en) * 1974-01-18 1975-01-28 Rca Corp Composite transistor circuit
US4272656A (en) * 1979-04-05 1981-06-09 Precision Monolithics, Inc. Quasi-resistive battery feed for telephone circuits
US4323797A (en) * 1980-05-09 1982-04-06 Bell Telephone Laboratories, Incorporated Reciprocal current circuit
SE452385B (sv) * 1981-02-17 1987-11-23 Western Electric Co Batterimatningskrets
US4458201A (en) * 1982-04-05 1984-07-03 Burr-Brown Research Corp. Digitally controlled precision current source with an open loop compensation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145458A (en) * 1978-05-08 1979-11-13 Yokogawa Hokushin Electric Corp Generator for polygonal-line function signal

Also Published As

Publication number Publication date
EP0167346A3 (en) 1987-05-20
JPH1174999A (ja) 1999-03-16
DE3579963D1 (de) 1990-11-08
JP2908449B2 (ja) 1999-06-21
EP0167346A2 (en) 1986-01-08
CA1217827A (en) 1987-02-10
EP0167346B1 (en) 1990-10-03
US4558272A (en) 1985-12-10

Similar Documents

Publication Publication Date Title
US3893018A (en) Compensated electronic voltage source
US4636743A (en) Front end stage of an operational amplifier
US4636744A (en) Front end of an operational amplifier
US4288707A (en) Electrically variable impedance circuit
US3911353A (en) Current stabilizing arrangement
US4053796A (en) Rectifying circuit
US4339677A (en) Electrically variable impedance circuit with feedback compensation
US4634897A (en) Comparator having a hysteresis characteristic
JPS6135058A (ja) 電流特性整形回路
US3886380A (en) Gain control circuit
US4451800A (en) Input bias adjustment circuit for amplifier
JPH0525201B2 (ja)
US4835455A (en) Reference voltage generator
US4403200A (en) Output stage for operational amplifier
JPH0682308B2 (ja) 電流源回路配置
CA1173119A (en) Bias generator
US4485341A (en) Current limiter circuit
US4251778A (en) Circuit with electrically controlled gain
US4267521A (en) Compound transistor circuitry
US5157347A (en) Switching bridge amplifier
US4386325A (en) Circuit arrangement for reproducing in an output circuit a current flowing in an input circuit
US4491804A (en) Bias circuit which is independent of output device voltage characteristics for biasing an amplifier in class AB operation
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
CA1151331A (en) Amplifier for use in a line circuit
EP0628231B1 (en) Analogue bidirectional switch