JPS60235237A - 表示装置のインタフエ−ス回路 - Google Patents
表示装置のインタフエ−ス回路Info
- Publication number
- JPS60235237A JPS60235237A JP59092034A JP9203484A JPS60235237A JP S60235237 A JPS60235237 A JP S60235237A JP 59092034 A JP59092034 A JP 59092034A JP 9203484 A JP9203484 A JP 9203484A JP S60235237 A JPS60235237 A JP S60235237A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- data transfer
- storage device
- setting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、表示装置のインタフェース回路の記憶装置
の記憶内容の薔き換え回路に関するものである。
の記憶内容の薔き換え回路に関するものである。
従来この種の装置としては第１図のものがあった。第１
図において、（１）は液晶表示装置、（２）はこの液晶
表示装置の画像イメージを記憶している記憶装置、（３
）は液晶表示装置（１）のダイナミック表示及び記憶装
置（２）のリフレッシュのためのアドレス設定装置、（
４）は液晶表示装置（１）に表示すべき内容を転送する
データ転送装置、（５）はアドレス設定装置（３）のア
ドレス出力とデータ転送装置（４）のアドレス出力の比
較装置である。第２図は従来装置のデータ転送タイミン
グを示した図であり（７ａ）はデータ転送装置のアドレ
スであり、（７ｂ）はアドレス設定装置の出力である。
図において、（１）は液晶表示装置、（２）はこの液晶
表示装置の画像イメージを記憶している記憶装置、（３
）は液晶表示装置（１）のダイナミック表示及び記憶装
置（２）のリフレッシュのためのアドレス設定装置、（
４）は液晶表示装置（１）に表示すべき内容を転送する
データ転送装置、（５）はアドレス設定装置（３）のア
ドレス出力とデータ転送装置（４）のアドレス出力の比
較装置である。第２図は従来装置のデータ転送タイミン
グを示した図であり（７ａ）はデータ転送装置のアドレ
スであり、（７ｂ）はアドレス設定装置の出力である。
アドレス設定装置（３）のとり得るアドレスはＡｏ”Ａ
ｍであり、データ転送装置（４）のアドレス出力の方が
アドレス切換時間がかかることを示している。第２図に
おける斜線部がアドレス切換時間を示している。
ｍであり、データ転送装置（４）のアドレス出力の方が
アドレス切換時間がかかることを示している。第２図に
おける斜線部がアドレス切換時間を示している。
次に動作について説明する。アドレス設定装置（３）は
出力をＡｏ＝Ａｍに順次切換、記憶装置（２）の記憶を
リフレッシュするとともに、液晶表示装置（１）は記憶
装置（２）の内容をダイナミック表示する。
出力をＡｏ＝Ａｍに順次切換、記憶装置（２）の記憶を
リフレッシュするとともに、液晶表示装置（１）は記憶
装置（２）の内容をダイナミック表示する。
データ転送装置（４）から記憶装置（２）へのデータ書
込みは、まず、データ転送装置（４）から書込むべきア
ドレス、例えばＡｏを出力する。アドレス比較装置（５
）はアドレス設定装置（３）の出力がＡｏになると、記
憶装置（２）に信号を送りデータ転送装置（４）のデー
タを取り込ませるとともに、データ転送装置（４）に転
送が終了したことを知らせる。
込みは、まず、データ転送装置（４）から書込むべきア
ドレス、例えばＡｏを出力する。アドレス比較装置（５
）はアドレス設定装置（３）の出力がＡｏになると、記
憶装置（２）に信号を送りデータ転送装置（４）のデー
タを取り込ませるとともに、データ転送装置（４）に転
送が終了したことを知らせる。
データ転送（４）はデータが書込まれたことを知り、次
のアドレスＡ１に変更するが、アドレス設定装置出力（
２）に比較し、データ転送装置（４）の処理速度が遅い
ため、アドレス設定装置（２）のΔｌの出力がくるまで
にはほぼ１周期待つ必要がある。
のアドレスＡ１に変更するが、アドレス設定装置出力（
２）に比較し、データ転送装置（４）の処理速度が遅い
ため、アドレス設定装置（２）のΔｌの出力がくるまで
にはほぼ１周期待つ必要がある。
従来の装置は以上のように構成されているので、順次転
送されるデータ転送装置のアドレス設定装置の出力が一
致するまで記憶装置のデータの書き換えが行われないだ
め液晶表示装置企画面分の記憶装置のデータを曹き換え
るのに非常に時間がかかるという欠点があった。
送されるデータ転送装置のアドレス設定装置の出力が一
致するまで記憶装置のデータの書き換えが行われないだ
め液晶表示装置企画面分の記憶装置のデータを曹き換え
るのに非常に時間がかかるという欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、記憶装置への転送データの送出順
序を設定できるタイミング設定装置を付加することによ
り表示装置全面面分の記憶装置のデータを短時間で書き
換えることのできる装置を提供することを目的としてい
る。
めになされたもので、記憶装置への転送データの送出順
序を設定できるタイミング設定装置を付加することによ
り表示装置全面面分の記憶装置のデータを短時間で書き
換えることのできる装置を提供することを目的としてい
る。
以下、この発明の一実施例を第３図について説明する。
第３図において（１）〜（５）は第１図と同じである。
（６）はデータ転送装置（５）のアドレス出力の順序を
設定するタイミング設定装置である。第４図はこの実施
例におけるデータ転送タイミングを示した図であり、（
８ａ）はデータ転送装置のアドレスであり、タイミング
設定装置（６）によりアドレスの順序が変えられて出力
されている。（８ｂ）はアドレス設定装置（３）の出力
である。アドレス設定装置（３）のとり得るアドレスは
Ａｏ＝Ａｍであり、データ転送装置（４）のアドレス出
力の方かアドレス切換時間がかかることを示している。
設定するタイミング設定装置である。第４図はこの実施
例におけるデータ転送タイミングを示した図であり、（
８ａ）はデータ転送装置のアドレスであり、タイミング
設定装置（６）によりアドレスの順序が変えられて出力
されている。（８ｂ）はアドレス設定装置（３）の出力
である。アドレス設定装置（３）のとり得るアドレスは
Ａｏ＝Ａｍであり、データ転送装置（４）のアドレス出
力の方かアドレス切換時間がかかることを示している。
第４図における斜線部かアドレス切換時間を示している
。
。
次に動作について説明する。アドレス設定装置（３）は
出力をＡｏ”Ａｍに順次切換、記憶装置（２）の記憶を
リフレッシュするとともに、液晶表示装置（１）は記憶
装置（２）の内容を表示する。
出力をＡｏ”Ａｍに順次切換、記憶装置（２）の記憶を
リフレッシュするとともに、液晶表示装置（１）は記憶
装置（２）の内容を表示する。
データ転送装置（４）から記１．ハ装置（２）へのデー
タの書込みは、まず、データ転送装置（４）から書込む
べきアドレス、例えばＡｏを出力する。アドレス比較装
置（５）はアドレス設定装置（３）の出力がＡｏになる
と、記憶装置（２）に信号を送りデータ転送装置（４）
のデータを取込ませるとともにデータ転送装置（４）に
転送が終了したことを知らせる。
タの書込みは、まず、データ転送装置（４）から書込む
べきアドレス、例えばＡｏを出力する。アドレス比較装
置（５）はアドレス設定装置（３）の出力がＡｏになる
と、記憶装置（２）に信号を送りデータ転送装置（４）
のデータを取込ませるとともにデータ転送装置（４）に
転送が終了したことを知らせる。
データ転送装置（４）はデータが書込まれたことを知り
、次のアドレスに変更するが、この時、タイミング設定
装置（６）が、次のアドレスの変更、例えばＡ８、を指
示し、データ転送装置（４）はアドレスＡ３を出力し、
はぼ同時にアドレス設定装置（３）はＡ３を出力し、記
憶装置（２）に信号が送られ、データの取り込みが行わ
れる。
、次のアドレスに変更するが、この時、タイミング設定
装置（６）が、次のアドレスの変更、例えばＡ８、を指
示し、データ転送装置（４）はアドレスＡ３を出力し、
はぼ同時にアドレス設定装置（３）はＡ３を出力し、記
憶装置（２）に信号が送られ、データの取り込みが行わ
れる。
ここで、タイミング設定装置（６）から出力されるアド
レスシーケンス（例えば、ＡｏＡ３Ａ６・・・Ａ、 Ａ
４・・・）はデータ転送時間及びアドレス設定装置（３
）の時間関係より、記憶装置（２）の画面書換え時間が
最短となる様に前もって定められる。
レスシーケンス（例えば、ＡｏＡ３Ａ６・・・Ａ、 Ａ
４・・・）はデータ転送時間及びアドレス設定装置（３
）の時間関係より、記憶装置（２）の画面書換え時間が
最短となる様に前もって定められる。
また、上記実施例では、液晶表示装置の場合について説
明したが、ブラウン管ディスプレイや他の表示器であっ
てもよく、上記実施例と同様の効果を奏する。
明したが、ブラウン管ディスプレイや他の表示器であっ
てもよく、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、データの送出順序を
任意に設定できるタイミング設定装置を付加したので、
表示装置全面面分の記憶装置のデータを短時間で書き換
えることができるという効果がある。
任意に設定できるタイミング設定装置を付加したので、
表示装置全面面分の記憶装置のデータを短時間で書き換
えることができるという効果がある。
第１図は従来の液晶表示装置のインタフェース回路図、
第２図は従来装置のデータ転送タイミングを示した図、
第３図はこの発明の一実施例を示す回路図、第４図は第
３図におけるデータ転送タイミングを示した図である。 図において、（１）は液晶表示装置、（２）は記憶装置
、（３）はアドレス設定装置、（４）はデータ転送装置
、（５）はアドレス比較装置、（６）はタイミング設定
装置、（７ａ）は従来装置におけるデータ転送装置のア
ドレス、（７１１）は従来装置に２けるアドレス設定装
置の出力、（８ａ）はこの発明の実施・列におけるデー
タ転送装置ｆ （ＩＪ） ７ドレス、（８ｂ）はこの発
明の実施例におけろアドレス設定装置の出力である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 （７） 第１図 第３図 第２図 第４図
第２図は従来装置のデータ転送タイミングを示した図、
第３図はこの発明の一実施例を示す回路図、第４図は第
３図におけるデータ転送タイミングを示した図である。 図において、（１）は液晶表示装置、（２）は記憶装置
、（３）はアドレス設定装置、（４）はデータ転送装置
、（５）はアドレス比較装置、（６）はタイミング設定
装置、（７ａ）は従来装置におけるデータ転送装置のア
ドレス、（７１１）は従来装置に２けるアドレス設定装
置の出力、（８ａ）はこの発明の実施・列におけるデー
タ転送装置ｆ （ＩＪ） ７ドレス、（８ｂ）はこの発
明の実施例におけろアドレス設定装置の出力である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 （７） 第１図 第３図 第２図 第４図
Claims (1)
- ディジタルデータを画像又は文字により表示する表示装
置において表示パターンを記憶する記憶装置と、記憶装
置をリフレッシュするアドレス設定装置及びアドレス設
定装置からの出力に対して前もって定められたシーケン
スで書き込みアドレスを設定する制御機構を備えること
により、高速データ書き込みを可能としたことを特徴と
する表示装置のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092034A JPS60235237A (ja) | 1984-05-07 | 1984-05-07 | 表示装置のインタフエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092034A JPS60235237A (ja) | 1984-05-07 | 1984-05-07 | 表示装置のインタフエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235237A true JPS60235237A (ja) | 1985-11-21 |
Family
ID=14043241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092034A Pending JPS60235237A (ja) | 1984-05-07 | 1984-05-07 | 表示装置のインタフエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235237A (ja) |
-
1984
- 1984-05-07 JP JP59092034A patent/JPS60235237A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003559A (ko) | 듀얼 포트 메모리를 사용한 플랫 패널 디스플레이 표시 제어장치 | |
| JPS60113395A (ja) | メモリ制御回路 | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| JPS60235237A (ja) | 表示装置のインタフエ−ス回路 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPS6236312B2 (ja) | ||
| JP3809242B2 (ja) | 画像データの転送装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS59191644A (ja) | 表示制御回路 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JP2932627B2 (ja) | 表示装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0126073B2 (ja) | ||
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JPS58154888A (ja) | 表示装置の高速処理装置 | |
| JPH075857A (ja) | データ表示装置 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS6220548B2 (ja) | ||
| JPS54137931A (en) | Picture display unit | |
| JPS59167899A (ja) | ダイナミツク・ランダム・アクセス・メモリのリフレツシユ方法 | |
| JPH0281397A (ja) | 画像メモリ装置 |