JPS60233975A - 記録走査方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ受信機の記録装置等における記
録走査方式に関し、特に記録媒体の副走査と記録素子の
主走査とを互いに時間的に分離して行う記録走査方式に
関する。

従来例の構成とその問題点 第１図は従来の記録走査方式の一例を示すブロック図で
ある。この図において、１は１ライ一ン分の画情報を蓄
積可能な７７トレジスタであり、外部回路（図中省略）
より画素単位でシリアルに転送されてくる画情報ＦＩＸ
を外部回路からの転送りロックＲＣＬＫのタイミングで
順次取り込み、右シフトする。２はラッチ回路であり、
外部回路からのストローブ信号ＳＴＢのタイミングでシ
フトレジスタ１内に保持されている１ライン分の画情報
を一斉に取シ込み、ラッチする。３はスイッチング回路
であり、１ラインの画素数と同数のスイッチング素子４
を有する。これらスイッチング素子４はそれぞれ、ラッ
チ回路２の対応ビットの出力が”　１ｎ（黒画素）の時
にオンし、１１　ｏ。

（白画素）の時にオフする。

５は感熱記録ヘッドであり、記録素子としての発熱抵抗
素子６が１ラインの画素数と同数だけ、主走査方向に一
列に配列されているものである。

各発熱抵抗素子６の一端（図では上端）は、対応するス
イッチング素子４を介し電源（図には示されていない）
の正極＋■にそれぞれ接続されている。また発熱抵抗素
子６は複数個ずつｎ個のブロックに分けられ、各ブロッ
クに対応させてスイッチング素子７１〜７ｎが設けられ
ている。同じブロックに属する複数の発熱抵抗素子θの
他端（図では下端）は、スイッチング素子７１〜７ｎの
うちの対応する１つを介し接地されている。

８は記録走査の制御回路であり、主走査制御回路９と副
走査制御回路１０から成っている。主走査制御回路９は
発熱抵抗素子６のブロック単位の一主走査を制御するも
ので、ブロック対応のスイッチング素子７１〜７ｎを駆
動するだめの記録ノくルスＤ１〜Ｄ７を発生するほか、
１ラインの記録°終了を外部回路へ通知するだめの信号
ＲＥＮＢを送出する。副走査制御回路１ｏは、記録媒体
である感熱記録紙の副走査（送り）用パルスモータの駆
動回路（図中省略）に対するモータクロックＭＣＬＫと
、１ライン分の副走査の完了を主走査制御回路９に通知
するだめの信号ＭＣＬＥを送出する。ＣＬＫは制御回路
８に対するクロックである。

第２図はこの従来例の記録走査を説明するだめのタイミ
ング図である。この図において、Ｔ、は１ラインの゛記
録走査期間であシ、副走査期間Ｔｂ／Ｌと主走査期間Ｔ
Ｒとに２分されている。Ｔ、、ＴＭ。

ＴＨの各期間の長さはそれぞれ一定である。

動作を説明すれば、外部回路がストローブ信号ＳＴＢを
送出し、シフトレジスタ１に転送済みの１ラインの画情
報がラッチ回路２にラッチされる。

その直後から、外部回路は次ラインの画情報の転送を開
始する。副走査制御回路１０はストローブ信号ＳＴＢを
契機として一定間隔でモータクロックＭＣＬＫを送出し
、副走査用ステップモータを回転させる。モータクロッ
クＭＣＬＫを一定数（第２図では４個）送出すると、副
走査制御回路１０はモータクロックＭＣＬＫの送出を停
止し、副走査期間ＴＭの終点で信号ＭＣＩ、Ｅを°′Ｈ
″レベルにセットする（次のストローブ信号ＳＴＢが到
来するまでａｔ　Ｈ”レベルに保持される）。ここから
主走査が始まる。

主走査制御回路９は第２図に示されるように各ブロック
に対する記録パルスＤ１〜Ｄｎを順々に送出し、スイッ
チング累子７１〜７ｎを順々にオンさせることにより、
発熱抵抗素子６を１ブロツクすつ順次走査する。走査中
のブロックに属する発熱抵抗素子６のうち、オン状態の
スイッチング素子４に接続されているもの（黒画素に対
応するもの）に記録電流が流れて発熱し、感熱記録紙に
画素の記録がなされる。記録パルスＤｎまで送出を完了
すると主走査期間ＴＲが終了し、主走査制御回路９は信
号ＲＥＮＢをｕ　ＨＩ＋レベルにセットする（この信号
はス）ｏ−ブ信号ＳＴＢが到来するまで”Ｈ”レベルに
保持される）。

このように副走査期間Ｔ、と主走査期間ＴＲを分離する
のは、感熱記録紙のパ送りむら”による副走査方向の記
録位置のずれを避けるだめである。

即ち、感熱記録紙の副走査変移は理想的には第２図の実
綴１１のように階段状になるべきであるが、現実的には
、ステップモータの過渡応答や機構部の慣性等によシ破
線１２のように波状になってしまう。このため、主走査
と副走査を並行して行った場合、副走査位置が定まらな
い状態で記録を行うことになり、記録位置ずれ（記録む
ら）が生じてしまう。

このような不都合は上述の従来例のように主。

副走査を時間的に分離して行うことにより解消できるが
、その反面、記録速度が低下するという問題がある。つ
まり、主、副走査を並行して行う場合であれば、１ライ
ンの記録に要する時間はＴＭとＴＲのいずれか長い方の
時間となるのに対し、従来例の場合はＴＭとＴＲの合計
時間となってしまう。

発明の目的 本発明は上記従来の問題点を解消するもので、副走査方
向の記録位置ずれを起こすことなく、記録速度を上げる
ことができる記録走査方式を提供することを目的とする
。

発明の構成 記録装置で記録する画像を調べてみると、黒画素を全く
含まないラインがかなり多い。文書の上端や下端の余白
や行間等がその例である。従来はそのようなラインに対
しても記録素子の主走査を行っているが、何も記録され
ないのであるから全くの無駄である。このような無意味
な主走査に要する時間を除去すれば、記録速度を上げる
ことができる。

本発明はこのような点に着目し、記録媒体の副走査と記
録素子の主走査とを互いに時間的に分離して行う記録走
査方式において、各ラインに対する主走査のだめの時間
の長さを、そのラインにおける黒画素の個数に応じて変
化させることにより上述の目的を達成せんとするもので
ある。

実施例の説明 以下、図面を参照し本発明の実施例について説明する。

第３図は本発明の一実施例による記録走査方式を示すブ
ロック図である。この図において、第１図と同一符号は
同一の要素または信号を示している。

本実施例と従来例の回路構成上の相異点は制御回路２１
にある。この制御回路２１は、従来と同じ副走査制御回
路１０、従来と一部異なる主走査制御回路２２、新たに
追加された全白検出回路２３゜アンドゲート２４、およ
びオアゲート２５から成っている。全白検出回路２３は
外部回路から転送される画情報中に黒画素が含まれてい
るか調べ、１ライン中に黒画素が全く存在しない場合、
次ラインの画情報の転送終了時に信号ＡＬＬＷを°゛Ｈ
″Ｈ″レベルトする。この信号ＡＬＬＷはストローブ信
号ＳＴＢでリセットされる。主走査制御回路２２は信号
ＭＣＬＥが”　Ｈ”レベルにセットされると主走査のだ
めの記録パルスＤ１〜Ｄｎの送出を開始し、それを完了
すると信号ＲＥＣＥをＩＩＨＩＩレベルにセットする（
ストローブ信号ＳＴＢが来るまで゛Ｈ′″レベルに保持
する）が、信号ＡＬＬＷが°′Ｈ”レベルの場合は信号
ＲＥＣＥをｔＬ　ＨＩＩレベルにセットしない。アンド
ゲート２４は信号ＡＬＬＷと信号ＭＣＬＥの論理積をと
り、その出力信号と信号ＲＥＣＥはオアゲート２５によ
り論理和され信号ＲＥＮＢとして外部回路へ送出される
０ 第４図は本実施例の動作を説明するためのタイミング図
である。この図を参照して動作を説明する０ ストローブ信号ＳＴＢの発生により、シフトレジスフ１
に転送されているライン（ｉ）の画情報がラッチ回路２
にラッチされ、次のライン（ｉ＋１）の画情報ＰＩＸの
転送が始まる。なお、ライン（ｉ）は黒画素を含み、ラ
イン（ｉ＋１）は黒画素を含まないものとする。ストロ
ーブ信号ＳＴＢを契機として副走査制御回路１ｏは１定
数のモータクロックＭＣＬＫを一定間隔で送出し、最後
のモータクロックＭＣＬＫを送出後、信号ＭＣＬＥを”
Ｈ”レベルにセットする。この時、ライン（ｉ）は黒画
素を含むため信号ＡＬＬＷはＩｔ　Ｉ、　ＩＩレベルと
なっているから、主走査制御回路２２は信号ＭＣＬＥの
立ち上が９を契機として記録パルスＤ１〜Ｄｎの送出を
開始し、発熱抵抗素子６をブロック単位に順次走査する
。

このようにしてライン（ｉ）の記録走査を終了すると、
主走査制御回路２２は信号ＲＥＣＥをＩｔ　ＨＩＴレベ
ルにセットするため信号ＲＥＮＢが”Ｈ”レベルになる
。これにより外部回路はライン（ｉ）の記録終了を認識
し、ストローブ信号ＳＴＢを送出してシフトレジスタ１
内にあるライン（ｉ＋１）の画情報をラッチ回路２にラ
ッチさせた後、次のライン（ｉ＋２）の画情報ＰＩＸの
転送を開始する。

副走査制御回路１０はストローブ信号ＳＴＢを契機とし
てモータクロックＭＣＬＫの送出を開始し、また主走査
制御回路２２は信号ＲＥＣＥをリセットする０全白検出
回路２３はライン（ｉ　＋２　）の画情報の転送が終了
した時点で信号ＡＬＬＷを”　Ｈ”　Ｌ／　ヘｋ　Ｋ　
セントスル（ライン（ｉ　＋１）　カ黒画素を含まない
から）０所定数のモータクロックＭＣＬＫの送出を終了
しライン（ｉ＋１）に対する副走査を完了すると、副走
査制御回路１０によって信号ＭＣＬＥが°′Ｈ″レベル
にセットされ、アンドゲート２４の出力がａｔ　Ｈｓｒ
レベルになるため、信号ＲＥＮＢは”　Ｈ”レベルにな
る。主走査制御回路２２は信号ＡＬＬＷが”　Ｈ”レベ
ルであるため、信号ＭＯＬＥが°′Ｈ′″レベルになっ
ても記録パルスＤ１〜Ｄｎを送出せず、また信号ＲＥＣ
Ｅもセットしない。つまシ、全白画素のライン（ｉ＋１
）の主走査は行われず副走査を終了した時点でライン（
ｊ＋１）の記録走査の完了を外部装置に通知する。

外部装置は信号ＲＥＮＢがセットしたことから、ストロ
ーブ信号ＳＴＢを送出し、ついで次のライン（ｉ＋３）
の画情報ＰＩＸの転送を開始する。

以後、ライン（ｉ　＋２　）の副走査と主走査が順に行
われる。

、　以上説明したように、黒画素を含むラインに対して
は従来と同様に副走査と主走査が順次行われる。他方、
黒画素を含まないラインに対しては副走査のみ行われ、
主走査はスキップされる。つまり、全日画素ラインに対
する主走査時間は実質的に零となり、その分だけ記録走
査時間は短縮する。

このような全白画素のラインが出現する頻度は一般にか
なり高く、したがって上記の主走査のスキップにより記
録速度を相当に上げ得る。

なお本実施例は、ラインに含まれる黒画素が零個の場合
に主走査時間を実質的に零とし、黒画素が１個以上の場
合に主走査時間をある一定の長さとしているが、黒画素
数に応じて主走査時間を３段階以上に切り替えるように
してもよい。このような制御は、制御回路２１を例えば
次のように構成すれば実現できる。

黒画素を含まないラインに対しては、上記実施例と同様
に副走査の終了時に直ちに信号ＲＥＮＢをＨ”レベルに
セットし、主走査は行わない。

黒画素を含むラインに対しては、副走査終了時より記録
パルスＤ１〜Ｄｎを微小間隔で順に送出し、ある記録パ
ルスＤｉ　の送出で電源電流が一定値を越えたらその記
録パルスＤ、の送出を中止し、一定時間後に記録パルス
Ｄｉ　よシ同様に送出を再開する。このようにして、最
後の記録パルスＤｎの送出後、信号ＲＥＮＢを°′Ｈ″
レベルにセットする。つまり、走査中に通電する発熱抵
抗素子６は黒画素に対応するものだけであるから、黒画
素が少ないほど同時に多数のブロックを走査し、主走査
時間を短かくするわけで蔦る。このような制御によれば
、上記実施例よシも記録速度をさらに上昇できる可能性
がある。

発明の効果 上述のように本発明は、各ラインに含まれる黒画素の個
数に応じてそのラインの主走査時間を変化させるから、
記録速度を上げることができ、また主走査と副走査を時
間的に分離して行うから、副走査方向の記録位置ずれを
防止できるという効果を有する。

なお本発明は、上記実施例のような感熱式記録−装置に
限らず、他の記録方式の記録装置にも適用可能であるこ
とは明らかである０

【図面の簡単な説明】

第１図は従来の記録走査方式の一例を示すブロック図、
第２図は同従来例のタイミング図、第３図は本発明の一
実施例による記録走査方式を適用した装置のブロック図
、第４図は同実施例のタイミング図である。 １・・・・・・シフトレジスタ、２・・・・・・ラッチ
回路、３・・・・・・スイッチング回路、５・・・・・
・感熱記録ヘッド、６・・・・・・発熱抵抗素子（記録
素子）、７１〜７ｎ・・・・・・スイッチング素子、１
ｏ・・・・・・副走査制御回路、７２・・・・・・主走
査制御回路、２３・・・・・・全白検出回路、２４・・
・・・・アンドゲート、２５・・・・・・オアゲート。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 □椅閘

Claims (1)

【特許請求の範囲】
1. １ラインの記録のための記録媒体の副走査と記録素子の
   主走査とを互いに時間的に分離して行う記録走査方式で
   あって、各ラインに対する主走査のための時間の長さを
   そのラインにおける黒画素の個数に応じて変化させるこ
   とを特徴とする記録走査方式。