JPH05268458A - 画像データ変換方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 １ライン分の画像データを記憶するメモリを
備え、そのメモリの読出しアドレスを及び書込みアドレ
スを制御することにより、１ライン分の画像データの順
序を逆にして出力できる画像データ変換方法及び装置を
提供することを目的とする。 【構成】 入力した画像データを所定のアドレス順にラ
インメモリ２０６１に記憶し、そのラインメモリ２０６
１に所定量の画像データが記憶されると、そのメモリ２
０６１に書き込んだアドレス順とは逆の順序に、その画
像データを読出す。そして、この読出し動作に同期し
て、ラインメモリ２０６１の既に読出されたアドレスに
次の画像データを順次書込むように動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばファクシミリ装
置等の通信装置や、出力端末としての画像記録装置及び
その記録方法に関するものである。

【０００２】

【従来の技術】一般にファクシミリ装置では、ステッピ
ングモータ等の紙送り用モータを回転駆動することによ
り記録紙を移動させ、サーマルヘッドの発熱抵抗体との
相対的な位置を変えながら、発熱抵抗体にストローブパ
ルスを送出して記録紙上に画像記録を行っている。この
ようなサーマルヘッドを用いたファクシミリ装置では、
一般的にサーマルヘッドへのデータ転送を、シリアルに
１ビットずつ行なって、１ライン分の画像データがサー
マルヘッドに記憶された後、ラッチ信号をサーマルヘッ
ドに出力して１ライン分のデータをラッチし、ストロー
ブ信号を出力して１ライン分の記録処理を行っていた。

【０００３】このような記録時において、一般的には記
録紙の移動方向は、その画像の形成方向、即ち、１ペー
ジ印刷イメージを考えた時、上側から下側に向かう方向
に印刷するように移動されているが、プリンタ全体の機
構部の構成を考えた時、記録紙の搬送方向を逆にして搬
送したほうが良い場合がある。これは、例えばファクシ
ミリ装置のダウンサイジング（小型化）を実現する場合
や、熱転写方式のファクシミリ装置など、サーマルヘッ
ドと記録紙、インクシートの位置関係、サーマルヘッド
に対する記録紙、インクシートの移動状態等が画像品質
に大きく影響を与える場合などである。

【０００４】

【発明が解決しようとする課題】このように記録紙の搬
送方向を通常の場合と逆にして印刷する場合には、当然
のこととして、サーマルヘッドに出力する画像データを
逆にする必要がある。そこで、制御部とサーマルヘッド
との間に、シリアル入力でシリアル出力のラストイン・
ファーストアウト（ＬＩＦＯ）メモリを設け、このＬＩ
ＦＯメモリを介して画像データをサーマルヘッドに転送
している。しかし、従来のサーマルプリンタでは、この
ＬＩＦＯメモリは２ライン分設けられており、一方のＬ
ＩＦＯメモリに１ライン分の画像データが記憶される
と、他方のメモリに次のラインデータが書き込まれると
共に、既に書込みが終了している一方のメモリから画像
データが読出されてサーマルヘッドに転送されるように
構成されていた。このようなＬＩＦＯメモリの容量は、
例えばＢ４サイズの画像データを印刷するような場合
は、１ライン当り約２０４８ビットのメモリ容量を要す
るため、このようなラインメモリを２つも備えると回路
規模が大きくなってハードウェアの値段が高くなり、装
置全体のコストアップにつながるという問題があった。

【０００５】本発明は上記従来例に鑑みてなされたもの
で、１ライン分の画像データを記憶するメモリを備え、
そのメモリの読出しアドレスを及び書込みアドレスを制
御することにより、１ライン分の画像データの順序を逆
にして出力できる画像データ変換方法及び装置を提供す
ることを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像データ変換装置は以下の様な構成を備え
る。即ち、画像データの順序を変換するための画像デー
タ変換装置であって、入力した画像データを所定のアド
レス順に記憶する記憶手段と、前記記憶手段に所定量の
画像データが記憶されると、前記記憶手段に書き込んだ
アドレス順とは逆の順序に、その画像データを読出す読
出し手段と、前記読出し手段による読出し動作に同期し
て前記記憶手段の既に読出されたアドレスに次の画像デ
ータを順次書込む書込み手段とを有する。

【０００７】上記目的を達成するために本発明の画像デ
ータ変換方法は以下の様な工程を備える。即ち、画像デ
ータの順序を変換するための画像データ変換方法であっ
て、入力した画像データを所定のアドレス順に記憶する
工程と、所定量の画像データが記憶されると、前記所定
のアドレス順とは逆の順序に、記憶された画像データを
順次読出す工程と、その画像データの読出し動作に同期
して、その読出したアドレスに画像データを書込む工程
と、その書き込んだ画像データをその書き込み順と逆の
順序で読出す工程とを有する。

【０００８】

【作用】以上の構成において、入力した画像データを所
定のアドレス順に記憶手段に記憶し、その記憶手段に所
定量の画像データが記憶されると、その記憶手段に書き
込んだアドレス順とは逆の順序に、その画像データを読
出す。そして、この読出し動作に同期して、記憶手段の
既に読出されたアドレスに次の画像データを順次書込む
ように動作する。

【０００９】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【００１０】図１は本実施例のファクシミリ装置の全体
構成を示すブロック図である。

【００１１】図１において、１は送信原稿を読取って、
画像データを出力する原稿読取部である。２は回線を通
してファクシミリ受信された受信画像、或いは原稿読取
部１で読取られた画像データ、更には通信結果のレポー
ト等を記録する記録部である。これら原稿読取部１及び
記録部２は、図２に示すサブＣＰＵ２０１によって制御
されている。。３は網制御装置（ＮＣＵ）で、電話回線
との間で通信手順を実行してファクシミリ画像の送信及
び受信を行っている。４は通信を行うための変調復調装
置（モデム）、５はモデム４を制御するモデム制御部で
ある。６は操作パネルで、このファクシミリ装置の状態
をユーザに対して表示するための表示器７やユーザによ
り操作され、本実施例のファクシミリ装置に各種動作を
指示するための操作キー８等を備えている。

【００１２】９はセンサで、このファクシミリ装置の各
種状態を検知し、その検知信号を中央制御部２０に出力
している。１０はメモリで、受信画像データや原稿読取
り画像データなどを記憶するとともに、ＥＣＭ受信時等
において受信画像データを一次的に記憶するためのバッ
ファとしても機能している画像メモリ１１、電池等でバ
ックアップされて各種データを不揮発に記憶しているシ
ステムＲＡＭ１２（またはシステムメモリ）、及び中央
制御部２０の制御プログラム等を記憶しているＲＯＭ１
３等を備えている。２０は中央制御部でメインＣＰＵを
含み、前述した各部を制御している。

【００１３】なお、この実施例のファクシミリ装置で
は、ＥＣＭ受信等において、受信バッファに受信画像デ
ータを一時記憶し、この受信画像データが設定されたデ
ータ量（１ブロック）に達したとき、まとめて印刷する
モードを有しているが、この受信バッファは画像メモリ
１１に含まれるものである。

【００１４】図２は、本実施例のファクシミリ装置の原
稿読取部１及び記録部２、その他を制御するサブＣＰＵ
２０１周辺の構成を示すブロック図である。

【００１５】図２において、１１は、原稿読取部１に属
し、送信原稿をＣＣＤによる読取り位置まで移動させる
リードモータである。１２は電流ドライバで、リードモ
ータ１１を回転駆動させるのに必要な電流を供給してい
る。２１は記録紙を搬送するための紙送り用モータで、
記録部２に属して、画像を記録する記録紙とサーマルヘ
ッド２０２の発熱抵抗体との位置関係を相対的に移動さ
せている。２２は、紙送り用モータ２１を回転駆動する
のに必要な電流を供給する電流ドライバである。２３は
カッタ駆動用モータで、カッタを駆動してロール状の記
録紙を記録された画像の長さに応じて切断している。２
４は、カッタ駆動用モータ２３を回転駆動するのに必要
な電流を供給する電流ドライバである。

【００１６】２０１はサブＣＰＵで、ＲＯＭ２１０に記
憶された制御プログラムに従って、サーマルヘッド２０
２の発熱抵抗体への通電制御及び前述した各種モータを
制御している。又、このＲＯＭ２１０は、サーマルヘッ
ド２０２の温度及び記録紙のサイズに応じてサーマルヘ
ッド２０２に印加するストローブ信号のパルス幅を記憶
しているテーブル２１１を記憶している。２０３はスム
ージングＩＣで、記録する画像データのラインとライン
との間を補間することにより、記録画像の画質を向上さ
せている。２０４は符号化・復号化器で、相手側ファク
シミリ送信機により送られてきた符号化データ（ファク
シミリ信号）を復号して元の画像データを作成するとと
もに、原稿読取部１で読み取られて出力される画像デー
タを符号化している符号化・復号化器（ＣＯＤＥＣ）で
ある。２０５は、前述した中央制御部２０のメインＣＰ
Ｕと、その周辺回路であるアドレスデコーダ、その他の
回路構成を示している。２０６はデータ変換部で、スム
ージングＩＣ２０３よりの画像データを入力し、その画
像データのビット順序を反転させてサーマルヘッド２０
２に出力している。

【００１７】図中、ＰＲＤＹ信号は、符号化・復号化器
２０４からサブＣＰＵ２０１に出力されるプリント・レ
ディ信号で、ハイレベルの時に、符号化・復号化器２０
４に印刷すべき画像データが存在していることを示す。
ＸＰＯＥ信号は、このＰＲＤＹ信号に対する応答信号で
あり、符号化・復号化器２０４がスムージングＩＣ２０
３に転送することを許可するものである。また符号化・
復号化器２０４がスムージングＩＣ２０３に画像データ
を転送し終るとＰＲＤＹ信号はロウレベルになるが、サ
ブＣＰＵ２０１がそれを確認したことを符号化・復号化
器２０４に伝達する働きも合わせて待つものである。ま
た、Ａ相，Ｂ相の信号は、リードモータ１１、紙送り用
モータ２１及びカッタ駆動用モータ２３のそれぞれを、
１−２相励磁で回転駆動した時の各Ａ相，Ｂ相電流を示
したものである。又、ストローブパルス信号は、サブＣ
ＰＵ２０１からサーマルヘッド２０２に送出されるパル
ス信号であり、このストローブ信号によりサーマルヘッ
ド２０２の発熱抵抗体が画像データに応じて発熱し、こ
のサーマルヘッド２０２に接触している感熱紙等の記録
紙に画像を印刷することができる。また、このストロー
ブ信号を適当な間隔でサーマルヘッド２０２に印加する
ことにより、サーマルヘッド２０２の温度を一定に保つ
ことができる。

【００１８】以上の構成において、データ変換部２０６
は、スムージングＩＣ２０３からのデータを読出して、
それをシリアル信号に変換してサーマルヘッド２０２に
出力する。このデータ変換部２０６では、１ラインの画
像データを、入力した順序とは逆の順序で読出してサー
マルヘッド２０２に出力している。これにより、記録紙
の搬送方向を逆にして印刷することができるようにな
る。

【００１９】図３は、本実施例のファクシミリ装置のデ
ータ変換部２０６の概略構成を示すブロック図である。

【００２０】図中、２０６１は、１ライン分の画像デー
タを記憶することができるラインメモリで、例えばサー
マルヘッド２０２がＡ４サイズの１ライン分の画像デー
タを印刷するサイズを有している時は、４ビット×４３
２のメモリ容量を有するＲＡＭで構成されている。２０
６２はシリアル・パラレル変換器で、シリアルで入力さ
れるデータ（ＳＩ）を４ビット毎にまとめてラインメモ
リ２０６１に転送している。２０６３はパラレル・シリ
アル変換器で、ラインメモリ２０６１より出力される４
ビット単位のパラレルデータ（ＤＯ）をシリアルデータ
に変換してサーマルヘッド２０２に出力している。

【００２１】２０６４はアドレスカウンタ部で、シリア
ル・パラレル変換器２０６２より出力される４ビットの
パラレルデータ（ＤＩ）を記憶するラインメモリ２０６
１のアドレスを出力しており、このアドレスカウンタ部
２０６４はアップ／ダウンカウンタで構成されている。
２０６５はライト制御部で、ラインメモリ２０６１にデ
ータ（ＤＩ）を書き込むための書込み制御信号を出力し
ている。２０６６はリード制御部で、ラインメモリ２０
６１からデータ（ＤＯ）を読出すためのリード制御信号
を出力している。２０６７は制御信号生成部で、前述し
たパラレル・シリアル変換器２０６３、アドレスカウン
タ部２０６４、ライト制御部２０６５及びリード制御部
２０６６を制御するための各種制御信号を出力してお
り、例えば前述のようにサーマルヘッド２０２がＡ４サ
イズに対応している時は、ラインメモリ２０６１に出力
するアドレス値が“０”から“４３１”の値となるよう
に、アドレスカウンタ部２０６４のカウンタをアップ、
またはダウンモードに設定している。

【００２２】尚、ＳＩは、スムージングＩＳ２０３より
のシリアル入力データ、ＤＣＫは、シリアル入力データ
ＳＩをデータ変換部２０６１に書込むための書込みクロ
ック信号、ＢＣＫは、データ変換部２０６１を動作させ
るために必要な基準クロック信号を示している。ここ
で、ＤＣＫはＢＣＫを３分周した信号に基づいてスムー
ジングＩＣ２０３より出力される信号である。ＳＯは、
データ変換部２０６１より４ビット単位に出力されるパ
ラレルデータをシリアル信号に変換したシリアル出力信
号である。ＤＣＯは、ＳＯをサーマルヘッド２０２に書
込むための書込みクロック信号である。ＤＩは、ライン
メモリ２０６１への書込みデータであり、シリアル入力
データＳＩを４ビット毎にまとめてシリアルデータに変
換したデータである。ＤＯは、ラインメモリ２０６１か
ら読出される４ビットのパラレルデータ、ＣＳはライン
メモリ２０６１のチップセレクト信号で、このチップセ
レクト信号ＣＳがロウレベルのときに、ラインメモリ２
０６１へのデータ書込み或いはデータの読出しが可能と
なる。ＷＲは、ラインメモリ２０６１への書き込み信号
を示し、このＷＲ信号がロウレベルになった時、データ
ＤＩがラインメモリ２０６１に書込まれる。ＯＥは、ロ
ウレベルの時に４ビットのパラレルデータＤＯをパラレ
ル・シリアル変換器２０６３へ出力する出力イネーブル
信号である。

【００２３】図４は、本実施例のラインメモリ２０６１
への書き込み及びラインメモリ２０６１よりの読出しタ
イミングを示すタイミングチャートで、図４では１ライ
ンの最初の部分の各信号タイミングを示している。図
中、Ｄ１は１ラインの１番目の入力画素データを示し、
Ｄｎはｎ番目のデータを示している。また、ＤＸ１７２
８は、前のラインの１７２８番目、即ち、前のラインの
一番最後のデータを示し、ＤＸｎはｎ番目のデータを示
している。

【００２４】いま、シリアル入力データＳＩ（Ｄ１，Ｄ
２，Ｄ３，…，Ｄ８）がＤＣＫ信号に同期して入力され
ている。この時、パラレル・シリアル変換器２０６３よ
り前のラインの記録データ（画像データ）が、そのライ
ンの最後のデータより順次ＤＸ１７２８，ＤＸ１７２
７，ＤＸ１７２６…というように出力されている。アド
レスカウンタ部２０６４より出力されるラインメモリ２
０６１のアドレスは、４ビットの画像データが入力され
る毎に更新されている。又、４ビットの書込みデータＤ
Ｉは、シリアル・パラレル変換器２０６２に４ビットデ
ータ（例えばＤ１〜Ｄ４）が入力される毎に出力されて
いる。そして、これら４ビットデータ（Ｄ１〜Ｄ４）が
タイミングＴ１でラインメモリ２０６１に書き込まれて
いる。

【００２５】又、タイミングＴ２で出力イネーブル信号
ＯＥが出力されると、ラインメモリ２０６１に最後に書
き込まれた４ビットデータＤＸ１７２８〜ＤＸ１７２５
が読出されてパラレル・シリアル変換器２０６３に出力
される。これにより、シリアル出力信号ＳＯは、ＤＸ１
７２８，ＤＸ１７２７，ＤＸ１７２６，ＤＸ１７２５の
順にサーマルヘッド２０２に出力される。又、タイミン
グＴ３で次のＯＥ信号がラインメモリ２０６１に出力さ
れると、パラレル・シリアル変換器２０６３からシリア
ル出力信号ＳＯがＤＸ１７２４，ＤＸ１７２３，ＤＸ１
７２２，ＤＸ１７２１の順にサーマルヘッド２０２に出
力される。

【００２６】このようにして、シリアルで入力された１
ライン分の画像データが、その順序を逆にしてサーマル
ヘッド２０２に出力されることになる。

【００２７】図５は、上述したラインメモリ２０６１に
出力されるアドレスデータと、アドレスカウンタ部２０
６４におけるアドレスのカウントアップ、ダウンの状態
を示した図である。

【００２８】この実施例では、１ライン分の画像データ
（４×４３２ビット）がアドレス“０”からアドレス
“４３１”まで順次ラインメモリ２０６１に転送されて
記憶されると、次にはこの最後に入力したデータ（アド
レス４３１のデータ）から読出されるため、次にライン
メモリ２０６１に書込むアドレスは“４３１”とし、以
下順次この書込むアドレスをカウントダウンするように
している。これにより、１つのラインメモリ２０６１を
用いて、書込みと読出しとを並行して行いながら高速に
サーマルヘッド２０２に画像データを転送できるように
している。

【００２９】図６は本実施例のデータ変換回路２０６の
制御信号生成部２０６７におけるラインメモリ２０６１
へのデータの書込み及び読出しの制御を示すフローチャ
ートである。

【００３０】まずステップＳ１でアドレスカウンタ部２
０６４を初期化してその出力アドレス値を“０”にする
と共に、アドレスカウンタ部２０６４のモードをインク
リメントモードに設定する。次にステップＳ２で、シリ
アル・パラレル変換器２０６２よりのシリアルデータを
読み込み、ステップＳ３で４ビットのデータが揃うとス
テップＳ４に進み、ライト制御部２０６５を制御して、
ＣＳ信号、ＷＲ信号を出力してラインメモリ２０６１に
４ビットのパラレルデータを書込む。そして、アドレス
カウンタ部２０６４の出力アドレス値を＋１する。以
下、ステップＳ４で１ライン分の画像データがラインメ
モリ２０６１に記憶されるまで、前述の処理を繰返し実
行する。こうして１ライン分の画像データ（記録デー
タ）がラインメモリ２０６１に記憶されるとステップＳ
６に進む。

【００３１】ステップＳ６では、アドレスカウンタ部２
０６４のアドレス出力をデクリメントモードに設定し、
リード制御部２０６６を制御してラインメモリ２０６１
より４ビットのパラレルデータを読出す。このパラレル
データはパラレル・シリアル変換器２０６３によってシ
リアル信号に変換されてＳＯ信号として出力される。次
にステップＳ７に進み、シリアル・パラレル変換器２０
６２より次の１ラインデータが入力されるかを調べ、前
述のステップＳ２とステップＳ３と同様にして４ビット
データが入力されたかをみる。４ビットデータが入力さ
れるとステップＳ９に進み、そのデータをラインメモリ
２０６１のアドレスカウンタ部２０６４が出力している
アドレスに書込む。この処理を、ステップＳ１０で１ラ
インの記録データの読み出しが終了するまで繰返すと、
ステップＳ１〜Ｓ５で記憶された１ライン分の記録デー
タがパラレル・シリアル変換器２０６３に出力され、次
の１ラインデータがラインメモリ２０６１に記憶された
ことになる。

【００３２】この時のアドレスカウンタ部２０６４の出
力アドレス値は“０”となっているため、ステップＳ１
２でアドレスカウンタ部２０６４をインクリメントモー
ドに設定し、ステップＳ１２〜Ｓ１５で、アドレスカウ
ンタ部２０６４の出力アドレス値をインクリメントしな
がらラインメモリ２０６１よりのデータの読出し、及び
ラインメモリ２０６１へのデータの書込みを行う。尚、
このフローチャートでは、ラインメモリ２０６１よりの
４ビットデータを読出すと、次にそのアドレスに４ビッ
トデータを書き込むようにしているが、例えばラインメ
モリ２０６１の書き込みアドレスを発生するアドレスカ
ウンタと、読出しアドレスを発生するアドレスカウンタ
を独立して設け、ラインメモリ２０６１よりのデータの
読み出しを優先しながら、ラインメモリ２０６１の既に
データが読出されたアドレスにデータを書き込んでいく
ようにしても良い。こうすることにより、次のラインの
記録データの生成が遅れた場合や、最終ラインの場合の
ように次のラインデータが入力されない場合でも、ライ
ンメモリ２０６１に記憶されているデータの読み出しが
遅滞なく行える。

【００３３】尚、本発明は複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることは言うまでもない。

【００３４】又、この実施例では、ファクシミリ装置の
場合で説明したが、本発明はこれに限定されるものでな
く、例えばレーザビームプリンタや熱転写プリンタ等の
プリンタ装置の画像データ変換回路、或いは通信装置等
における画像データ変換回路にも適用可能である。

【００３５】以上説明したように本実施例によれば、記
録紙を逆方向に搬送して記録するプリンタにおいて、画
像データの順序を変換するために１ライン分のメモリを
用いることにより、従来２ライン分のＬＩＦＯメモリで
構成されていた回路構成を、１ライン分（Ａ４サイズの
とき、例えば１７２８ビット）のラインメモリにより構
成することを可能にした。

【００３６】これにより、このＬＩＦＯメモリを搭載し
た電子装置、例えばファクシミリ装置のコスト低減を達
成し、安価な画像記録装置をユーザに提供することを可
能にした。

【００３７】また、ラインメモリを多ビットのメモリと
したことにより、回路の高速化、ラインメモリをカスタ
ムＩＣ等で実現する場合の小型化を達成した。

【００３８】

【発明の効果】以上説明したように本発明によれば、１
ライン分の画像データを記憶するメモリを備え、そのメ
モリの読出しアドレスを及び書込みアドレスを制御する
ことにより、１ライン分の画像データの順序を逆にして
出力できる効果がある。

【図面の簡単な説明】

【図１】本実施例のファクシミリ装置の全体概略構成を
示すブロック図である。

【図２】本実施例のファクシミリ装置のサブＣＰＵの周
辺回路と各部との接続を示すブロック図である。

【図３】本実施例のデータ変換回路の構成を示すブロッ
ク図である。

【図４】本実施例のデータ変換回路の動作を示すタイミ
ング図である。

【図５】本実施例のデータ変換回路におけるアドレスデ
ータの変化を説明するためのタイミング図である。

【図６】本実施例のデータ変換回路の動作を示すフロー
チャートである。

【符号の説明】

１ 原稿読取部 ２ 記録部 ６ 操作パネル １１ 画像メモリ １３，２１０ ＲＯＭ ２０ 中央制御部 ２１ 紙送り用モータ ２０１ サブＣＰＵ ２０２ サーマルヘッド ２０３ スムージングＩＣ ２０４ 符号化・復号化器 ２０５ メインＣＰＵ及びアドレスデコーダ等 ２０６ データ変換回路 ２１０ ＲＯＭ ２０６１ ラインメモリ ２０６２ シリアル・パラレル変換回路 ２０６３ パラレル・シリアル変換回路 ２０６４ アドレスカウンタ部 ２０６５ ライト制御部 ２０６６ リード制御部 ２０６７ 制御信号生成部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像データの順序を変換するための画像
   データ変換装置であって、 入力した画像データを所定のアドレス順に記憶する記憶
   手段と、 前記記憶手段に所定量の画像データが記憶されると、前
   記記憶手段に書き込んだアドレス順とは逆の順序に、そ
   の画像データを読出す読出し手段と、 前記読出し手段による読出し動作に同期して前記記憶手
   段の既に読出されたアドレスに次の画像データを順次書
   込む書込み手段と、 を有することを特徴とする画像データ変換装置。
2. 【請求項２】 前記記憶手段は所定数のビットで構成さ
   れた画像データ単位に前記画像データを記憶する記憶手
   段であって、前記記憶手段より出力される前記所定数の
   ビット単位にシリアル信号に変換する変換手段を更に有
   することを特徴とする請求項１に記載の画像データ変換
   装置。
3. 【請求項３】 画像データの順序を変換するための画像
   データ変換方法であって、 入力した画像データを所定のアドレス順に記憶する工程
   と、 所定量の画像データが記憶されると、前記所定のアドレ
   ス順とは逆の順序に、記憶された画像データを順次読出
   す工程と、 その画像データの読出し動作に同期して、その読出した
   アドレスに画像データを書込む工程と、 その書き込んだ画像データをその書き込み順と逆の順序
   で読出す工程と、 を有することを特徴とする画像データ変換方法。