JPS60233913A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体集積回姑技術さらには差動増幅回路
における入力オフセット電圧の調整に適用して特に有効
な技術に関する。

［背景技術］ 差動増幅回路は、プロセスにおける素子のバラツキによ
り、入力オフセット電圧を有してしまう。

そのため、従来から、この入力オフセット電圧を調整で
きるようにした回路形式が種々提案されている。第１図
は、そのようなオフセット調整可能な回路形式にされた
差動増幅回路の一例を示す。

この回路は、バイポーラトランジスタによって構成され
ており、一対の差動トランジスタＱ１１Ｑ２のコレクタ
側に接続される抵抗が、図のように複数個に分割され、
各抵抗Ｒ１，Ｒ２’、・・・・およびＲ３’、Ｒ２’、
・・・・ごとにツェナーダイオードＤ１．Ｄ２．・・・
・およびＤ１’、Ｄ２’、・・・・が並列に設けられて
いる。そして、プローブ検“査により測定されたオフセ
ット電圧の大きさに応じて適当なツェナーダイオードの
両端にプローブを当てて逆電圧をかけて破壊し、短絡さ
せる等の方法により、コレクタ抵抗における電圧降下量
を調節して、入力オフセット電圧が最小になるように調
整を行なっていた。あるいは、上記ツェナーダイオード
の代わりにポリシリコン等からなるヒユーズをコレクタ
抵抗Ｒ０，Ｒ２，・・・・と並列に設け、必要に応じて
溶断させてコレクタ抵抗の大きさを変えてオフセット電
圧を調整するようにしたものもある。

しかしながら、上記のような回路形式ではツェナーダイ
オードＤ、、Ｄ２．・・・・の破壊やポリシリコンヒユ
ーズの切断のために印加する電圧が高いので、オフセッ
ト調整用抵抗Ｒ１，Ｒ２，・・・・を比較的大きくなっ
て、差動増幅回路の周波数特性が劣化してしまう。

また、差動トランジスタＱ１．Ｑ２のコレクタ側に上記
のごとくオフセット用調整用のツェナーダイオードやヒ
ユーズがたくさん付いていると、それだけ入力信号側か
ら見た負荷が大きくなるため、アンプの帯域が狭くなっ
たり、しゃ断特性が劣化するという問題点があった。

そこで本発明者は、差動トランジスタＱ１．Ｑ２のコレ
クタ抵抗、入力信号の負荷となる調整用素子を設けるこ
となくオフセット電圧を調整できるようにしだ差動増幅
回路の回路形式を開発した。

すなわち、差動トランジスタＱｌ、Ｑ２の前段に、エミ
ッタフォロワ内の抵抗を複数個に分割して、各抵抗Ｒｘ
　１ｖ　ＲＸ　２＋・・・・およびＲＸＩ’Ｒｘ　２　
’　、・・・・と並列に調整用のツェナーダイオードＤ
７．Ｄ２．・・・・とＤｉ　’＋　Ｄ２　’を接続し、
抵抗値を変えてやることにより、エミッタフォロワに流
れる電流を変えて、エミッフォロワを構成するトランジ
スタＱ　ｅ　ｒ　Ｑ　ｅ　’のベース・エミッタ間電圧
を変化させ、入力オフセット電圧を調整しようというも
のである。つまり、バイポーラトランジスタは、これに
流されるバイアス電流の大きさが変わると、ベース・エ
ミッタ間電圧ＶＲＥが変化するので、上記のごとくエミ
ッタフォロワを介して差動トランジスタＱｌ、Ｑ２に入
力される信号もレベルが変化する。従って、エミッタフ
ォロワの抵抗値を調節することでオフセット電圧を調整
することができるようになる。このように差動増幅段の
前段に調整用の素子を設けてオフセット圧の調整を行な
うようにすれば、差動増幅段における差動トランジスタ
Ｑ１．Ｑ２のコレクタ側にオフセット調整用の素子を設
ける必要がなくな゛る。その結果、差動トランジスタＱ
１．Ｑ２のコレクタ抵抗を小さくして周波数特性を向上
させるとともに、差動トランジスタＱｌ、Ｑ２の入力信
号の負荷を小さくして帯域を広げ、しゃ断特性を向上さ
せることができ、しかもオフセット調整可能な差動増幅
回路が実現される。

しかしながら、上記のような回路形式の差動増幅回路に
あっては、エミッタフォロワを構成する抵抗Ｒｘ（もし
くはＲｙ）の抵抗値と、エミッタフォロワ・トランジス
タＱｅのベース・エミッタ間電圧ＶＢＥとの関係が非線
形的であるため、オフセット調整範囲が広いと抵抗Ｒｘ
　（Ｒｙ）と電圧ＶＢＥとの直線性が悪くなり、精度の
高い調整が行なえなくなるという不都合があることが分
かった。

［発明の目的］ この発明の目的は、精度の高いオフセット調整が行なえ
るとともに、しゃ断特性が良好で帯域も十分に広いすぐ
れた周波数特性を有する差動増幅回路の回路形式を提供
することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ すなわち、差動増幅段を構成する差動トランジスタの前
段にそれぞれエミッタフォロワ等からなるバッファ回路
を２段以上縦続に接続させ、このバッファ回路をバイア
スする回路内の抵抗を分割して、各々の抵抗にツェナー
ダイオードやヒユーズのような調整用素子を並列に接続
させておくことにより、調整用の抵抗の抵抗値とバッフ
ァ回路のトランジスタのベース・エミッタ間電圧との直
線性を向上させ、これによって広い範囲に亘って精度の
高いオフセット調整を行なえるとともに、しゃ断特性が
良好で、かつ広い帯域を有する差動増幅回路を提供する
という上記目的を達成するものである。

［実施例］ 第３図は１本発明に係る差動増幅回路の一実施例を示す
。図において、Ｑｌ、’Ｑ２はＰＮＰ型のバイポーラト
ランジスタからなる一対の差動トラ゛　ンジスタ、Ｒｃ
ｌ　、Ｒｃ２は、差動トランジスタＱｌ、Ｑ２のコレク
タと回路の接地点との間にそれぞれ接続された負荷抵抗
である。また、ＩＯは上記差動トランジスタＱ　１．Ｑ
　２のエミッタと電源電圧Ｖｃｃとの間に共通に接続さ
れた定電流源である。

上記差動トランジスタＱ１−Ｑ２とそのコレクタ抵抗Ｒ
ｃ１．Ｒｃ２および定電流源工。とによって差動増幅段
ｌが構成されている。

この差動増幅段１は、コレクタ抵抗Ｒｃ　１と差動トラ
ンジスタＱ１との接続ノードＮ１およびコレクタ抵抗Ｒ
ｃ　２と差動トランジスタＱ２との接続ノードＮ２から
、それぞれデファレンシャル出力Ｖ　ｏ　ｕ　ｔ　１と
Ｖ　ｏ　ｕ　ｔ　２が取り出される。

そして、この実施例では、上記差動トランジスタＱ１の
前段に、ＮＰＮ型トランジスタＱ　ｅ　１と定電流源■
１とからなるエミッタフォロワＥＦ１と、同じくトラン
ジスタＱｅ２と定電流源■２とからなるエミッタフォロ
ワＥＦ２が２段縦続に接続されている。つまり、エミッ
タフォロワＥＦ１を構成するトランジスタＱｅ１のベー
スに、差動増幅回路への一方の入力信号Ｖ　ｉ　ｎ　１
が入力され、このトランジスタＱ　ｅ　１のエミッタが
次のエミッタフォロワ用出力トランジスタＱ　ｅ　２の
ベースに、接続されている。そして、この２段目のエミ
ッタフォロワ用出力トランジスタＱ　ｅ　２のエミッタ
が、上記差動増幅段１の差動トランジスタＱ１のベース
に接続されている。従って、差動トランジスタＱ１のベ
ースには入力信号Ｖ　ｉ　ｎ　１よりも、トランジスタ
Ｑｅ１．Ｑｅ２のベース・エミッタ間電圧（２ＶＢＥ）
分だけ低い電圧が印加される。

同様に、差動増幅段１の他方の差動トランジスタＱ２の
前段には、トランジスタＱ　ｅ　１　’と定電流源Ｉ、
′とからなるエミッタフォロワＥＦＩ’と、トランジス
タＱ　ｅ　２　’と定電流源１２°とからなるエミッタ
フォロワＥＦ２“とが縦続接続されている。そして、初
段のエミッタフォロワ用出力トランジスタＱｅ１　’の
ベースに他の差動入力信号■ｉｎ２が印加されるように
なっている。その結果、差動トランジスタＱ２には入力
信号Ｖ　ｉ　ｎ　２よりも２ＶＢＥ分低い電圧が印加さ
れる。

上記定電流源■１と１２は、バイアス回路２ａによって
バイアスされるトランジスタＱｘとそのエミッタ抵抗Ｒ
ｘとで定電流源■、が、また同じくバイアス回路２ａに
よってバイアスされるトランジスタＱｙとそのエミッタ
抵抗Ｒ７とで定電流源Ｉ２がそれぞれ構成されている。

同様に、上記定電流源１１１はバイアス回路２ｂによっ
てバイアスされるトランジスタＱｘ’とそのエミッタ抵
抗Ｒｘ’とで構成され、定電流源Ｉ２′はトランジスタ
Ｑｙ’とそのエミッタ抵抗Ｒｙ′とで構成されている。

また、バイアス回路２ａ（２ｂ）は、電源電圧Ｖｃｃと
接地点との間に直列に接続されたコレクタ抵抗Ｒｅ　ｚ
　（Ｒｃ　ｚ’）とＮＰＮ型トランジスタＱ　ｚ　（Ｑ
　ｚ’）およびエミッタ抵抗Ｒｚ（Ｒｚ’）・・・・と
で構成されている。このバイアス回路２ａ（２ｂ）内の
トランジスタＱｚ　（Ｑｚ’）と、上記エミッタフォロ
ワＥＦ１　＋　ＥＦ２　（ＥＦｌ　’。

ＥＦ２’）の定電流源用トランジスタＱｘｔ　Ｑｙ（Ｑ
ｘ’、Ｑｙ’）とが、カレントミラー回路を構成するよ
うに接続されている。これによって、各エミッタフォロ
ワＥＦ、、ＥＦ２　（ＥＦ１’、ＥＦ２″）内には、バ
イアス回路２ａ内を流れる電流と同じ大きさの電流が流
されるようになる。

そして、この実施例では、上記バイアス回路２ａ（２ｂ
）内のエミッタ抵抗Ｒｚ（Ｒｚ’）が、同図に示されて
いるように、複数個の抵抗Ｒｚ１゜Ｒｚ　ｘ　ｒ　”・
・（Ｒｚ　１　’、　Ｒｚ　２　’、　・＝・）に分割
されて、トランジスタＱｚ　（Ｑｚ’）のエミッタと接
地点との間に直列に接続されているとともに、各エミッ
タ抵抗Ｒｚ１　、Ｒ１２ｙ　・・・・（Ｒｚ１’ｒＲｚ
　２・、・・・・）と並列に抵抗値調節用の素子として
、例えばヒユーズＦ１ｙＦ２＋・・・・（Ｆ、’。

Ｆ２′、・・・・）がそれぞれ接続されている。このヒ
ユーズＦ１＋Ｆ２＋・・・・（Ｆ１’＋Ｆ２’ｙ・・・
・）はポリシリコン等により構成されており、その両端
子にプローブを当てて過電流を流してやることにより溶
断てきるようにされている。

従って、上記実施例によれば、プローブ検査等によりオ
フセット電圧の値が分かった場合には、そのオフセット
電圧に応じてバイアス回路２ａもしくは２ｂ内のヒユー
ズＦ１．Ｆ２．・・・・（Ｆ１′＋Ｆ２’ｙ・・・・）
を適当な数だけ溶断させて、トランジスタＱｚもしくは
Ｑｚ’のエミッタ抵抗値を変えてやる。すると、バイア
ス回路２ａまたは２ｂ内を流れる電流の大きさが変化さ
れる。そのため、上記バイアス回路２ａまたは２ｂによ
ってバイアスされる定電流用トランジスタＱｘおよびＱ
ｙまたはＱ　ｘｌおよびＱｙｌに流される電流の大きさ
が変化させられる。これによって、この定電流源１１ｙ
　Ｉ２　（Ｉｌ’ｌ　Ｉ２’）によって引かれているエ
ミッタフォロワ用トランジスタＱｅ１゜Ｑ　ｅ　２　（
Ｑ　ｅ　１’　、　Ｑ　Ｑ　２　’　）のベース・エミ
ッタ間電圧ＶＢＥが変化させられる。その結果、入力信
号Ｖ　ｉ　ｎよりも２倍のＶＢＥ分だけ低い電圧が供給
される差動トランジスタＱ１またはＱ２のベース電圧が
変化してオフセット電圧が最小にされるようになる。

例えば、バイアス回路２ａ内のヒユーズを適当数だけ切
断すると、それに比例してエミッタ抵抗Ｒｚが大きくな
るためバイアス電流が減少し、エミッタフォロワ用出力
トランジスタＱｅ１とＱｅ２のベース・エミッタ間ＶＢ
Ｅが小さくなり、差動トランジスタＱ１のベース電圧は
調整前よりも正の方向ヘシフトされる。一方、バイアス
回路２ｂ内のヒユーズを切断すると、エミッタフォロワ
用出力トランジスタＱｅ１’＋　Ｑｅ２’のベース・エ
ミッタ間電圧ＶＢＥが小さくされ、差動トランジスタＱ
２のベース電圧が正の方向ヘシフトされるようになる。

しかも、上記実施例では゛、差動増幅段１の前段に２段
のエミッタフォロワが接続されているため、バイアス回
路２ａまたは２ｂ内の電流を変えることにより、２段の
エミッタフォロワ内のトランジスタのベース・エミッタ
間電圧ＶＢＥが同時に変化される。そのため、エミッタ
フォロワが第２図のように１段の場合に比べて、同じ抵
抗値の調整で入力電圧のシフト量を２倍変えてやること
ができ、抵抗値と電圧ＶＩＨの直線性の良好な部分を利
用して、オフセット電圧の調整範囲を２倍に広げてやる
ことができる。のそ結果、広い範囲に亘って精度の高い
オフセット電圧の調整が可能となる。

なお、上記実施例では、差動増幅段１の前段にそれぞれ
エミッタフォロワを２段接続しているが、バッファ回路
の段数は２段に限らず３段あるいは４段以上であっても
よい。

また、上記実施例では、バイアス回路２ａ、２ｂ内のエ
ミッタ抵抗Ｒｚの調節用素子としてヒユーズを使用して
いるが、第２図のものと同じように、ツェナーダイオー
ドを使用することも可能であり、公知の任意の抵抗値調
節手段を用いることができる。

さらに、実施例では、バイアス回路２ａ、２ｂ内のエミ
ッタ抵抗Ｒｚの抵抗値を調節して、オフセット電圧の調
整を行なっているが、トランジスタＱｚ（Ｑｚ’）のコ
レクタ側の抵抗Ｒｃｚ、（Ｒｃ　ｚ’）の抵抗値を調節
することによりオフセット電圧を調整できるようにして
もよい。その場合には、コレクタ抵抗Ｒｅ　ｚ　（Ｒｃ
　ｚ’）を複数個に分割し、各抵抗と並列に調節用素子
を接続してやればよい。

［効果］ （１）差動増幅段を構成する差動トランジスタの前段に
それぞれエミッタフォロワ等からなるバッファ回路を２
段縦続に接続させ、このバッファ回路をバイアスする回
路内の抵抗を分割して各々の抵抗にツェナーダイオード
やヒユーズのような調整用素子を並列に接続させておく
ようにしたので、差動増幅段を構成する差動トランジス
タのコレクタ側に調整用素子を設ける必要がなくなると
いう作用により、入力信号の負荷が小さくなり、これに
よって、しゃ断時性が良好となるとともに帯域が向上さ
れるという効果がある。

（２）差動増幅段を構成する差動トランジスタの前段に
それぞれエミッタフォロワ等からなるバッファ回路を２
段縦続に接続させ、このバッファ回路をバイアスする回
路内の抵抗を分割して各々の抵抗にツェナーダイオード
やヒユーズのような調整用素子を並列に接続させておく
ようにしたので、調整用の抵抗の抵抗値とバッファ回路
のトランジスタのベース・エミッタ間電圧との直線性が
向上されるという作用により、広い範囲に亘って精度の
高いオフセット調整を行なえるようになるという効果が
ある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、差動増幅段の前
段に接続されるバッファ回路はエミッタフォロワのみで
なく、他の形式の回路であってもよく、また、差動増幅
段の構成も実施例のものに限定されるものでなく、差動
トランジスタＱｘ−ＱｚとしてＮＰＮ型トランジスタを
用いたものや、負荷抵抗Ｒｃｌ、Ｒｃ２の代わりにアク
ティブ負荷トランジスタを用いているものなどであって
もよい。さらに、上記実施例では、−組のバイアス回路
２ａ、２ｂ内にそれぞれヒユーズやツェナーダイオード
のような調整用素子を設けているが、一方のバイアス回
路内にのみ調整用素子を設けるようにしてもよい。

【図面の簡単な説明】

第１図は、従来のオフセット調整手段を内蔵した差動増
幅回路の一例を示す回路図、 第２図は、差動増幅回路の他の構成例を示す回路図、 第３図は、本発明に係る差動増幅回路の一実施例を示す
回路図である。 １・・・・差動増幅段、２ａ、２ｂ・・・・バイアス回
路、Ｑｌ、Ｑ２・・・・差動トランジスタ、ＥＦｌ。 ＥＦ２．ＥＦ、’、ＥＦ２’・・・・バッファ回路（エ
ミッタフォロワ）　−ＩＯｎ　ｉｌｌ　Ｉ２’ｌ　１１
’＋　Ｉ２””・定電流源、Ｑｅｌｒ　Ｑｅ２ｔ　Ｍ８
１’ｔＱ８２′・・・・エミッタフォロワ用出力トラン
ジスタ、Ｄｌ　、Ｄ２．Ｄｉ　’、Ｄ２’・・・・調整
用素子（ツェナーダイオード）　−Ｆｌ　＋　Ｆ２　ｙ
Ｆｉ’＋Ｆ２′・・・・調整用素子（ヒユーズ）。 第　１　図 第　２　図′ 、Ｌ、ｊ。

Claims (1)

1. 【特許請求の範囲】 １、一対の差動トランジスタを有する差動増幅段と、上
   差動トランジスタの前段に設けられた複数段のバッファ
   回路と、これらのバッファ回路にバイアス電圧を与える
   バイアス回路とからなる差動増幅回路であって、上記バ
   イアス回路内の抵抗素子が複数個に分割されて、各抵抗
   素子と並列に抵抗調整用素子が接続されてなることを特
   徴とする差動増幅回路。 ２、上記バッファ回路が出力トランジスタと定電流源と
   からなるエミッタフォロワであって、終段のエミッタフ
   ォロワ用出力トランジスタのエミッタが、上記差動増幅
   段を構成する差動トランジスタのベースに接続され、エ
   ミッタフォロワの定電流源が上記バイアス回路によって
   バイアスされるようにされてなることを特徴とする特許
   請求の範囲第１項記載の差動増幅回路。