JP3408063B2 - 集積回路の定電流回路 - Google Patents
集積回路の定電流回路Info
- Publication number
- JP3408063B2 JP3408063B2 JP16600296A JP16600296A JP3408063B2 JP 3408063 B2 JP3408063 B2 JP 3408063B2 JP 16600296 A JP16600296 A JP 16600296A JP 16600296 A JP16600296 A JP 16600296A JP 3408063 B2 JP3408063 B2 JP 3408063B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- current mirror
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積化に好適な集
積回路の定電流回路に関する。
積回路の定電流回路に関する。
【０００２】
【従来の技術】従来、集積回路は、複数の回路を有し、
また、バイアス源となる定電流回路を少なくとも一つ集
積化しておく。そして、前記定電流回路は複数の回路に
定電流を供給し、図２は前記定電流を発生する定電流回
路のうちバンドギャップ型の定電流回路を示す回路図で
ある。
また、バイアス源となる定電流回路を少なくとも一つ集
積化しておく。そして、前記定電流回路は複数の回路に
定電流を供給し、図２は前記定電流を発生する定電流回
路のうちバンドギャップ型の定電流回路を示す回路図で
ある。
【０００３】図２において、定電流回路が起動すると、
第１電流ミラー回路１の出力電流は第２電流ミラー回路
２で反転された後、第１電流ミラー回路１に供給され、
その為、第１及び第２電流ミラー回路１及び２により正
帰還ループが構成される。また、第２電流ミラー回路２
を構成するトランジスタ２ａのエミッタには抵抗３が接
続されており、トランジスタ２ａのエミッタ電流により
抵抗３に電圧降下が発生する。そして、抵抗３の電圧降
下により、トランジスタ２ａのベース−エミッタ間電圧
が変化し、トランジスタ２ａに流れるエミッタ電流が変
化する。その為、前記エミッタ電流が小さいとき、正帰
還ループによりエミッタ電流は大きくなり、前記エミッ
タ電流が大きいと、トランジスタ２ａのベース−エミッ
タ間電圧が小さくなりエミッタ電流は小さくなる。よっ
て、正帰還ループと抵抗３の電圧降下による負帰還とに
より第１及び第２電流ミラー回路１及び２に流れる電流
は一定になる。そして、前記電流Ｉは、トランジスタ２
ａとトランジスタ２ｂとのエミッタの面積比をｎとし、
Ｋをボルツマン定数、ｑを電荷量とすると、
第１電流ミラー回路１の出力電流は第２電流ミラー回路
２で反転された後、第１電流ミラー回路１に供給され、
その為、第１及び第２電流ミラー回路１及び２により正
帰還ループが構成される。また、第２電流ミラー回路２
を構成するトランジスタ２ａのエミッタには抵抗３が接
続されており、トランジスタ２ａのエミッタ電流により
抵抗３に電圧降下が発生する。そして、抵抗３の電圧降
下により、トランジスタ２ａのベース−エミッタ間電圧
が変化し、トランジスタ２ａに流れるエミッタ電流が変
化する。その為、前記エミッタ電流が小さいとき、正帰
還ループによりエミッタ電流は大きくなり、前記エミッ
タ電流が大きいと、トランジスタ２ａのベース−エミッ
タ間電圧が小さくなりエミッタ電流は小さくなる。よっ
て、正帰還ループと抵抗３の電圧降下による負帰還とに
より第１及び第２電流ミラー回路１及び２に流れる電流
は一定になる。そして、前記電流Ｉは、トランジスタ２
ａとトランジスタ２ｂとのエミッタの面積比をｎとし、
Ｋをボルツマン定数、ｑを電荷量とすると、
【０００４】
【数１】
【０００５】となる。また、トランジスタ４及び５が第
１電流ミラー回路１にミラー接続されているので、トラ
ンジスタ４及び５のコレクタには第１電流ミラー回路１
の入力信号を反転した出力電流が発生する。トランジス
タ４のコレクタ電流は、電流ミラー回路６を介して第１
利用回路７に供給されると共に、トランジスタ５のコレ
クタ電流は電流ミラー回路８を介して第Ｎ利用回路９に
供給される。
１電流ミラー回路１にミラー接続されているので、トラ
ンジスタ４及び５のコレクタには第１電流ミラー回路１
の入力信号を反転した出力電流が発生する。トランジス
タ４のコレクタ電流は、電流ミラー回路６を介して第１
利用回路７に供給されると共に、トランジスタ５のコレ
クタ電流は電流ミラー回路８を介して第Ｎ利用回路９に
供給される。
【０００６】
【発明が解決しようとする課題】しかしながら、図２に
おいて、第１電流ミラー回路１及びそれにミラー接続さ
れるトランジスタ４及び５はＰＮＰトランジスタで構成
されているので、集積化に不適当であるという問題があ
った。一般に、ＰＮＰトランジスタを集積化すると、他
の素子に比べチップ面積は大きくなる。そして、トラン
ジスタ４及び５の如き定電流を供給するためのトランジ
スタは、各セル毎に１個は必ず必要になるので、そのよ
うなトランジスタの数は多数となる。その為、集積回路
において、トランジスタ４及び５の如きトランジスタの
チップ面積が占める割合が大きくなり、高集積化を阻害
していた。また、ＰＮＰトランジスタを用いると、アー
リー効果が大きくなるので、定電流の供給能力が低下す
るという問題もあった。
おいて、第１電流ミラー回路１及びそれにミラー接続さ
れるトランジスタ４及び５はＰＮＰトランジスタで構成
されているので、集積化に不適当であるという問題があ
った。一般に、ＰＮＰトランジスタを集積化すると、他
の素子に比べチップ面積は大きくなる。そして、トラン
ジスタ４及び５の如き定電流を供給するためのトランジ
スタは、各セル毎に１個は必ず必要になるので、そのよ
うなトランジスタの数は多数となる。その為、集積回路
において、トランジスタ４及び５の如きトランジスタの
チップ面積が占める割合が大きくなり、高集積化を阻害
していた。また、ＰＮＰトランジスタを用いると、アー
リー効果が大きくなるので、定電流の供給能力が低下す
るという問題もあった。
【０００７】
【０００８】
【課題を解決するための手段】 本発明は、
第１電流ミラ
ー回路と、入力側が前記第１電流ミラー回路の出力側に
接続されると共に、出力側が前記第１電流ミラー回路の
入力側に接続される第２電流ミラー回路と、前記第１電
流ミラー回路の出力側と前記第２電流ミラー回路の入力
側との間に直列接続された複数のダイオード素子及び抵
抗と、該ダイオード素子または抵抗の一端に発生する出
力電圧が印加されると共に、前記ダイオード素子と同一
の個数でダーリントン接続されるトランジスタと、該ト
ランジスタの出力電圧を定電流に電流変換する少なくと
も１つの電流変換回路とから成ることを特徴とする。
ー回路と、入力側が前記第１電流ミラー回路の出力側に
接続されると共に、出力側が前記第１電流ミラー回路の
入力側に接続される第２電流ミラー回路と、前記第１電
流ミラー回路の出力側と前記第２電流ミラー回路の入力
側との間に直列接続された複数のダイオード素子及び抵
抗と、該ダイオード素子または抵抗の一端に発生する出
力電圧が印加されると共に、前記ダイオード素子と同一
の個数でダーリントン接続されるトランジスタと、該ト
ランジスタの出力電圧を定電流に電流変換する少なくと
も１つの電流変換回路とから成ることを特徴とする。
【０００９】さらに、前記電流変換回路は、前記トラン
ジスタの出力電圧に応じて電流を発生する第３電流ミラ
ー回路と、該電流ミラー回路の入力側に接続される抵抗
とから成ることを特徴とする。またさらに、前記電流変
換回路は、エミッタが抵抗を介してダーリントン接続さ
れるトランジスタの終段のトランジスタのエミッタに接
続され、ベースが接地される第１トランジスタと、ベー
スが前記第１トランジスタのコレクタに接続され、エミ
ッタが接地され、コレクタを出力端とする第２トランジ
スタとから成ることを特徴とする。
ジスタの出力電圧に応じて電流を発生する第３電流ミラ
ー回路と、該電流ミラー回路の入力側に接続される抵抗
とから成ることを特徴とする。またさらに、前記電流変
換回路は、エミッタが抵抗を介してダーリントン接続さ
れるトランジスタの終段のトランジスタのエミッタに接
続され、ベースが接地される第１トランジスタと、ベー
スが前記第１トランジスタのコレクタに接続され、エミ
ッタが接地され、コレクタを出力端とする第２トランジ
スタとから成ることを特徴とする。
【００１０】さらにまた、前記第２電流ミラー回路の入
出力電流比を１：ｎとすることを特徴とする。
出力電流比を１：ｎとすることを特徴とする。
【００１１】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１は電流ミラー回路、２はエミッタサイズが
ｎ：１となるトランジスタ２ａ及び２ｂから成り、第１
電流ミラー回路の入力電流を発生する第２電流ミラー回
路、３は、トランジスタ２ａのエミッタの接続された抵
抗、１０及び１１は第１及び第２電流ミラー回路１及び
２の間に接続されるとともに、ダイオード接続される第
１及び第２トランジスタ、１２はトランジスタ１０のコ
レクタに接続された抵抗、１３及び１４はダーリントン
接続される第３及び第４トランジスタ１３及び１４、１
５はエミッタサイズが第２電流ミラー回路２のトランジ
スタ２ｂのエミッタサイズと同一であるトランジスタ１
５ａと、トランジスタ１５ｂとから成る第３電流ミラー
回路、１６は第３電流ミラー回路１５の入力側に接続さ
れた抵抗、１７はエミッタサイズが第２電流ミラー回路
２のトランジスタ２ｂのエミッタサイズと同一であるト
ランジスタ１７ａと、トランジスタ１７ｂとから成る第
Ｎ電流ミラー回路、１８は第Ｎ電流ミラー回路１７の入
力側に接続された抵抗である。尚、図１において、第１
及び第２電流ミラー回路と、トランジスタ１０及び１１
と、抵抗３及び１２とによりバンドギャップ型の定電圧
を構成し、トランジスタ１３及び１４によりエミッタフ
ォロア回路が構成される。
図であり、１は電流ミラー回路、２はエミッタサイズが
ｎ：１となるトランジスタ２ａ及び２ｂから成り、第１
電流ミラー回路の入力電流を発生する第２電流ミラー回
路、３は、トランジスタ２ａのエミッタの接続された抵
抗、１０及び１１は第１及び第２電流ミラー回路１及び
２の間に接続されるとともに、ダイオード接続される第
１及び第２トランジスタ、１２はトランジスタ１０のコ
レクタに接続された抵抗、１３及び１４はダーリントン
接続される第３及び第４トランジスタ１３及び１４、１
５はエミッタサイズが第２電流ミラー回路２のトランジ
スタ２ｂのエミッタサイズと同一であるトランジスタ１
５ａと、トランジスタ１５ｂとから成る第３電流ミラー
回路、１６は第３電流ミラー回路１５の入力側に接続さ
れた抵抗、１７はエミッタサイズが第２電流ミラー回路
２のトランジスタ２ｂのエミッタサイズと同一であるト
ランジスタ１７ａと、トランジスタ１７ｂとから成る第
Ｎ電流ミラー回路、１８は第Ｎ電流ミラー回路１７の入
力側に接続された抵抗である。尚、図１において、第１
及び第２電流ミラー回路と、トランジスタ１０及び１１
と、抵抗３及び１２とによりバンドギャップ型の定電圧
を構成し、トランジスタ１３及び１４によりエミッタフ
ォロア回路が構成される。
【００１２】図１において、第１電流ミラー回路１の出
力電流が第２電流ミラー回路２で反転され、第１電流ミ
ラー回路１に供給されることにより、第１及び第２電流
ミラー回路１及び２には一定の電流Ｉ１が流れる。電流
Ｉ１により、第１及び第２トランジスタ１０及び１１は
オンし、抵抗１２にも前記電流Ｉ１が流れ、抵抗１２に
かかる電圧降下Ｖ１２は抵抗値をＲ１２とすると、Ｖ１
２＝Ｉ１×Ｒ１２となる。その為、第３トランジスタ１
３のベースに印加される電圧Ｖｂ１３は、トランジスタ
２ｂ、１０及び１１のベースエミッタ間電圧が等しくＶ
ｂｅとすると、
力電流が第２電流ミラー回路２で反転され、第１電流ミ
ラー回路１に供給されることにより、第１及び第２電流
ミラー回路１及び２には一定の電流Ｉ１が流れる。電流
Ｉ１により、第１及び第２トランジスタ１０及び１１は
オンし、抵抗１２にも前記電流Ｉ１が流れ、抵抗１２に
かかる電圧降下Ｖ１２は抵抗値をＲ１２とすると、Ｖ１
２＝Ｉ１×Ｒ１２となる。その為、第３トランジスタ１
３のベースに印加される電圧Ｖｂ１３は、トランジスタ
２ｂ、１０及び１１のベースエミッタ間電圧が等しくＶ
ｂｅとすると、
【００１３】
【数２】
【００１４】となる。また、そして、第３トランジスタ
１３のベース電圧は第３及び第４トランジスタ１３及び
１４によりレベルシフトされるので、第４トランジスタ
１４のエミッタ電圧は、第３及び第４トランジスタのベ
ース−エミッタ間電圧をＶｂｅとすると、
１３のベース電圧は第３及び第４トランジスタ１３及び
１４によりレベルシフトされるので、第４トランジスタ
１４のエミッタ電圧は、第３及び第４トランジスタのベ
ース−エミッタ間電圧をＶｂｅとすると、
【００１５】
【数３】
【００１６】となる。トランジスタ１４のエミッタ電圧
は抵抗１６及び１８に印加される。第３電流ミラー回路
１５において、抵抗１６の一端に第４トランジスタ１４
のエミッタ電圧が印加され、抵抗１６の他端にダイオー
ド接続されるトランジスタ１５ａのベース電圧が印加さ
れているので、抵抗１６に流れる電流Ｉ１６は、抵抗１
６の抵抗値をＲ１６とし、トランジスタ１５ａのベース
−エミッタ間電圧をＶｂｅとすると、
は抵抗１６及び１８に印加される。第３電流ミラー回路
１５において、抵抗１６の一端に第４トランジスタ１４
のエミッタ電圧が印加され、抵抗１６の他端にダイオー
ド接続されるトランジスタ１５ａのベース電圧が印加さ
れているので、抵抗１６に流れる電流Ｉ１６は、抵抗１
６の抵抗値をＲ１６とし、トランジスタ１５ａのベース
−エミッタ間電圧をＶｂｅとすると、
【００１７】
【数４】
【００１８】となる。抵抗１６の抵抗値が抵抗１２の抵
抗値と同一であるとき、式（４）より抵抗１６に流れる
電流Ｉ６は第１及び第２電流ミラー回路１及び２に流れ
る電流Ｉ１と同一になる。また、トランジスタ１５ａの
エミッタサイズはトランジスタ２ｂのエミッタサイズと
同一にしているので、トランジスタ２ｂ及び１５ｂのベ
ース−エミッタ間電圧Ｖｂｅが等しくなり、トランジス
タ１５ａにも電流Ｉ１が流れる。第３電流ミラー回路１
５のミラー比を１とすると、第３電流ミラー回路１５は
電流Ｉ１をそのまま反転し、第１利用回路７に供給す
る。尚、抵抗１６の抵抗値を変更することによって、抵
抗１６に流れる電流を任意に設定することができる。
抗値と同一であるとき、式（４）より抵抗１６に流れる
電流Ｉ６は第１及び第２電流ミラー回路１及び２に流れ
る電流Ｉ１と同一になる。また、トランジスタ１５ａの
エミッタサイズはトランジスタ２ｂのエミッタサイズと
同一にしているので、トランジスタ２ｂ及び１５ｂのベ
ース−エミッタ間電圧Ｖｂｅが等しくなり、トランジス
タ１５ａにも電流Ｉ１が流れる。第３電流ミラー回路１
５のミラー比を１とすると、第３電流ミラー回路１５は
電流Ｉ１をそのまま反転し、第１利用回路７に供給す
る。尚、抵抗１６の抵抗値を変更することによって、抵
抗１６に流れる電流を任意に設定することができる。
【００１９】また、第４トランジスタ１４のエミッタ電
圧は抵抗１８の一端にも印加され、抵抗１８の他端の電
圧は、トランジスタ１７ａのベース−エミッタ間電圧と
なる。抵抗１８の抵抗値を抵抗１２の抵抗値と同一と
し、トランジスタ１７ａのエミッタサイズをトランジス
タ２ｂのエミッタサイズと同一とすると、第Ｎ電流ミラ
ー回路１７は電流Ｉ１を反転し第Ｎ利用回路９に供給す
る。
圧は抵抗１８の一端にも印加され、抵抗１８の他端の電
圧は、トランジスタ１７ａのベース−エミッタ間電圧と
なる。抵抗１８の抵抗値を抵抗１２の抵抗値と同一と
し、トランジスタ１７ａのエミッタサイズをトランジス
タ２ｂのエミッタサイズと同一とすると、第Ｎ電流ミラ
ー回路１７は電流Ｉ１を反転し第Ｎ利用回路９に供給す
る。
【００２０】第４トランジスタ１４のエミッタには、電
流ミラー回路だけでなく、アナログトランジスタで構成
される論理回路へインジェクション電流を発生させるた
めの回路２２も接続される。第４トランジスタ１４のエ
ミッタ電圧は、抵抗１９の一端に印加される。また、ト
ランジスタ２０がオンすることにより、抵抗１９の他端
の電圧はトランジスタ２０のベース−エミッタ間電圧と
なる。抵抗１９の抵抗値が抵抗１２の抵抗値と同一であ
るとともに、トランジスタ２０のベース−エミッタ間電
圧がトランジスタ２ｂのベース−エミッタ間電圧と同一
とすると、電流ミラー回路１５の場合と同様に、抵抗１
９に第１及び第２電流ミラー回路１及び２の流れる電流
Ｉ１と同一の電流が流れる。抵抗１９に流れる電流はト
ランジスタ２０のエミッタ−コレクタ路を介してトラン
ジスタ２１のベースに供給され、トランジスタ２１のコ
レクタからインジェクション電流が発生する。
流ミラー回路だけでなく、アナログトランジスタで構成
される論理回路へインジェクション電流を発生させるた
めの回路２２も接続される。第４トランジスタ１４のエ
ミッタ電圧は、抵抗１９の一端に印加される。また、ト
ランジスタ２０がオンすることにより、抵抗１９の他端
の電圧はトランジスタ２０のベース−エミッタ間電圧と
なる。抵抗１９の抵抗値が抵抗１２の抵抗値と同一であ
るとともに、トランジスタ２０のベース−エミッタ間電
圧がトランジスタ２ｂのベース−エミッタ間電圧と同一
とすると、電流ミラー回路１５の場合と同様に、抵抗１
９に第１及び第２電流ミラー回路１及び２の流れる電流
Ｉ１と同一の電流が流れる。抵抗１９に流れる電流はト
ランジスタ２０のエミッタ−コレクタ路を介してトラン
ジスタ２１のベースに供給され、トランジスタ２１のコ
レクタからインジェクション電流が発生する。
【００２１】尚、抵抗１６の場合と同様に、抵抗１８及
び１９の抵抗値を変更すれば、抵抗１８及び１９に流れ
る電流をそれぞれ任意に変更することができる。さら
に、第３及び第４トランジスタ１３及び１４はダーリン
トン接続されているので、第３及び第４トランジスタ１
３及び１４の電流増幅率が同一で十分大とすると、第３
及び第４トランジスタ１３及び１４の複合電流増幅率は
それぞれの電流増幅率の２乗となり、第３及び第４トラ
ンジスタ１３及び１４の電流供給能力は十分に高い。よ
って、ＰＮＰトランジスタを多用することなく第１及び
第２電流ミラー回路に発生する電流を利用回路にバイア
スとして供給させることができる。
び１９の抵抗値を変更すれば、抵抗１８及び１９に流れ
る電流をそれぞれ任意に変更することができる。さら
に、第３及び第４トランジスタ１３及び１４はダーリン
トン接続されているので、第３及び第４トランジスタ１
３及び１４の電流増幅率が同一で十分大とすると、第３
及び第４トランジスタ１３及び１４の複合電流増幅率は
それぞれの電流増幅率の２乗となり、第３及び第４トラ
ンジスタ１３及び１４の電流供給能力は十分に高い。よ
って、ＰＮＰトランジスタを多用することなく第１及び
第２電流ミラー回路に発生する電流を利用回路にバイア
スとして供給させることができる。
【００２２】次に、図１の回路を同一基板上に集積化し
た場合、良好な温度特性が得られるという効果について
説明する。図１のトランジスタ２ｂ、１０及び１１のベ
ース−エミッタ間電圧Ｖｂｅは負の温度特性を有すると
ともに、抵抗１２の抵抗値も正の温度特性を有する。そ
して、第３トランジスタ１３のベース電圧は第３及び第
４トランジスタ１３及び１４でレベルルシフトされるの
で、第４トランジスタ１４のエミッタ電圧Ｖｅ１４は式
（３）の如くなる。そして、抵抗１６に流れる電流は、
式（４）の如くなり、式（４）から明らかなようにトラ
ンジスタのベースエミッタ間電圧Ｖｂｅの項がなくなる
ので、前記電流はＶｂｅの温度特性の影響を受けない。
また、同一基板上の集積回路の抵抗の温度特性はその抵
抗値の依らず一定である。式（４）から明らかな如く、
分母及び分子の温度特性は等しくなり、温度特性による
変化がキャンセルされるので、抵抗１６に流れる電流は
温度に応じて変化せず、その電流の温度特性は略フラッ
トになる。また、抵抗１８及び１９に流れる電流も、電
流ミラー回路１５の場合と同様に温度特性が略フラット
になる電流となる。また、抵抗１６の他端の電圧は第４
トランジスタ１４のベース−エミッタ間電圧Ｖｂｅに等
しい。まず、抵抗１６の両端にトランジスタのベース−
エミッタ間電圧Ｖｂｅがそれぞれ印加されるので、トラ
ンジスタのベース−エミッタ間電圧Ｖｂｅの温度特性に
よる抵抗１６の両端の電圧差は変化しない。また、第４
トランジスタ１４のエミッタ電圧は抵抗１２の抵抗値の
温度特性によっても変化する。ここで、同一基板上の集
積回路の抵抗はその値に依らずすべて等しいので、抵抗
１６の抵抗値の温度特性は抵抗１２の温度特性と同一で
ある。エミッタ電圧Ｖｅ１４の温度特性の温度係数と抵
抗１６の温度特性の温度係数は等しくなるので、抵抗１
６に流れる電流の温度特性は略フラットである。但し、
第１及び第２電流ミラー回路１及び２に流れる電流は非
常にフラットである。また、抵抗１８及び抵抗１９に流
れる電流の温度特性も、それぞれの抵抗の一端には第４
トランジスタ１４のエミッタ抵抗が印加され、その他端
の電圧はトランジスタのベース−エミッタ間電圧と同一
になるので、電流回路１５の場合と同様に、略フラット
になる。
た場合、良好な温度特性が得られるという効果について
説明する。図１のトランジスタ２ｂ、１０及び１１のベ
ース−エミッタ間電圧Ｖｂｅは負の温度特性を有すると
ともに、抵抗１２の抵抗値も正の温度特性を有する。そ
して、第３トランジスタ１３のベース電圧は第３及び第
４トランジスタ１３及び１４でレベルルシフトされるの
で、第４トランジスタ１４のエミッタ電圧Ｖｅ１４は式
（３）の如くなる。そして、抵抗１６に流れる電流は、
式（４）の如くなり、式（４）から明らかなようにトラ
ンジスタのベースエミッタ間電圧Ｖｂｅの項がなくなる
ので、前記電流はＶｂｅの温度特性の影響を受けない。
また、同一基板上の集積回路の抵抗の温度特性はその抵
抗値の依らず一定である。式（４）から明らかな如く、
分母及び分子の温度特性は等しくなり、温度特性による
変化がキャンセルされるので、抵抗１６に流れる電流は
温度に応じて変化せず、その電流の温度特性は略フラッ
トになる。また、抵抗１８及び１９に流れる電流も、電
流ミラー回路１５の場合と同様に温度特性が略フラット
になる電流となる。また、抵抗１６の他端の電圧は第４
トランジスタ１４のベース−エミッタ間電圧Ｖｂｅに等
しい。まず、抵抗１６の両端にトランジスタのベース−
エミッタ間電圧Ｖｂｅがそれぞれ印加されるので、トラ
ンジスタのベース−エミッタ間電圧Ｖｂｅの温度特性に
よる抵抗１６の両端の電圧差は変化しない。また、第４
トランジスタ１４のエミッタ電圧は抵抗１２の抵抗値の
温度特性によっても変化する。ここで、同一基板上の集
積回路の抵抗はその値に依らずすべて等しいので、抵抗
１６の抵抗値の温度特性は抵抗１２の温度特性と同一で
ある。エミッタ電圧Ｖｅ１４の温度特性の温度係数と抵
抗１６の温度特性の温度係数は等しくなるので、抵抗１
６に流れる電流の温度特性は略フラットである。但し、
第１及び第２電流ミラー回路１及び２に流れる電流は非
常にフラットである。また、抵抗１８及び抵抗１９に流
れる電流の温度特性も、それぞれの抵抗の一端には第４
トランジスタ１４のエミッタ抵抗が印加され、その他端
の電圧はトランジスタのベース−エミッタ間電圧と同一
になるので、電流回路１５の場合と同様に、略フラット
になる。
【００２３】尚、電流供給能力を高めるため、第３及び
第４トランジスタ１３及び１４の代わりにＭ個のトラン
ジスタをダーリントン接続する場合、トランジスタ２ｂ
と抵抗１２との間にＭ段のダイオード素子を接続する
と、略フラットな温度特性が得られる。
第４トランジスタ１３及び１４の代わりにＭ個のトラン
ジスタをダーリントン接続する場合、トランジスタ２ｂ
と抵抗１２との間にＭ段のダイオード素子を接続する
と、略フラットな温度特性が得られる。
【００２４】
【発明の効果】以上述べた述べた如く、本発明に依れ
ば、バンドギャップ型の定電圧回路の出力電圧をエミッ
タフォロワ回路を介して発生させ、前記出力電圧を定電
流に電流変換するので、ＰＮＰトランジスタを多用せず
に定電流を得ることができる。特に、定電圧回路を２つ
の電流ミラー回路で構成すれば、ＰＮＰトランジスタは
２個だけ使用するだけでよい。その為、集積化に際し
て、ＰＮＰトランジスタの占める部分を大幅に低減で
き、集積化に好適な定電流回路を提供することができ
る。また、ＰＮＰトランジスタによるアーリー効果を低
減させることができるとともに、エミッタフォロワ回路
をダーリントン接続したトランジスタで構成するので、
複数の利用回路に十分にバイアス電流を供給することが
できる。
ば、バンドギャップ型の定電圧回路の出力電圧をエミッ
タフォロワ回路を介して発生させ、前記出力電圧を定電
流に電流変換するので、ＰＮＰトランジスタを多用せず
に定電流を得ることができる。特に、定電圧回路を２つ
の電流ミラー回路で構成すれば、ＰＮＰトランジスタは
２個だけ使用するだけでよい。その為、集積化に際し
て、ＰＮＰトランジスタの占める部分を大幅に低減で
き、集積化に好適な定電流回路を提供することができ
る。また、ＰＮＰトランジスタによるアーリー効果を低
減させることができるとともに、エミッタフォロワ回路
をダーリントン接続したトランジスタで構成するので、
複数の利用回路に十分にバイアス電流を供給することが
できる。
【００２５】また、定電圧回路の出力電圧をダイオード
素子によりレベルシフトし、ダーリントン接続したトラ
ンジスタによりレベルシフトするとともに、定電圧回路
と同一の特性を有する素子により電流変換回路を構成す
るので、集積化した際、それぞれの素子の温度特性をキ
ャンセルすることができ、定電流の温度特性を略フラッ
トにすることができる。
素子によりレベルシフトし、ダーリントン接続したトラ
ンジスタによりレベルシフトするとともに、定電圧回路
と同一の特性を有する素子により電流変換回路を構成す
るので、集積化した際、それぞれの素子の温度特性をキ
ャンセルすることができ、定電流の温度特性を略フラッ
トにすることができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】従来例を示す回路図である。
１ 第１電流ミラー回路
２ 第２電流ミラー回路
７ 第１利用回路
８ 第Ｎ利用回路
１５ 第３電流ミラー回路
１７ 第Ｎ電流ミラー回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/30
G05F 3/26
Claims (4)
- 【請求項１】 第１電流ミラー回路と、入力側が前記第
１電流ミラー回路の出力側に接続されると共に、出力側
が前記第１電流ミラー回路の入力側に接続される第２電
流ミラー回路と、前記第１電流ミラー回路の出力側と前
記第２電流ミラー回路の入力側との間に直列接続された
複数のダイオード素子及び抵抗と、該ダイオード素子ま
たは抵抗の一端に発生する出力電圧が印加されると共
に、前記ダイオード素子と同一の個数でダーリントン接
続されるトランジスタと、該トランジスタの出力電圧を
定電流に電流変換する少なくとも１つの電流変換回路と
から成ることを特徴とする集積回路の定電流回路。 - 【請求項２】 前記電流変換回路は、前記トランジスタ
の出力電圧に応じて電流を発生する第３電流ミラー回路
と、該電流ミラー回路の入力側に接続される抵抗とから
成ることを特徴とする請求項１に記載の集積回路の定電
流回路。 - 【請求項３】 前記電流変換回路は、エミッタが抵抗を
介してダーリントン接続されるトランジスタの終段のト
ランジスタのエミッタに接続され、ベースが接地される
第１トランジスタと、ベースが前記第１トランジスタの
コレクタに接続され、エミッタが接地され、コレクタを
出力端とする第２トランジスタとから成ることを特徴と
する請求項１に記載の集積回路の定電流回路。 - 【請求項４】 前記第２電流ミラー回路の入出力電流比
を１：ｎとすることを特徴とする請求項１記載の集積回
路の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16600296A JP3408063B2 (ja) | 1996-06-26 | 1996-06-26 | 集積回路の定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16600296A JP3408063B2 (ja) | 1996-06-26 | 1996-06-26 | 集積回路の定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011161A JPH1011161A (ja) | 1998-01-16 |
| JP3408063B2 true JP3408063B2 (ja) | 2003-05-19 |
Family
ID=15823065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16600296A Expired - Fee Related JP3408063B2 (ja) | 1996-06-26 | 1996-06-26 | 集積回路の定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408063B2 (ja) |
-
1996
- 1996-06-26 JP JP16600296A patent/JP3408063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1011161A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836160B2 (en) | Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature | |
| CN101349928B (zh) | 超低电压次带隙电压参考产生器 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH11506860A (ja) | 直流電流生成用回路配置 | |
| US4951003A (en) | Differential transconductance circuit | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JP3409171B2 (ja) | Ａ／ｄ変換器を構成するための折返し増幅器 | |
| US4119869A (en) | Constant current circuit | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| JP3119215B2 (ja) | 差動アンプ | |
| JP3322553B2 (ja) | 温度検出回路およびその試験方法 | |
| JP3408063B2 (ja) | 集積回路の定電流回路 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH11505053A (ja) | 温度補償を有する基準電圧源 | |
| EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
| TW420904B (en) | Electronic circuit | |
| JPS62196714A (ja) | 定電流供給回路 | |
| JPH0225561B2 (ja) | ||
| US5068593A (en) | Piece-wise current source whose output falls as control voltage rises | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JP2825396B2 (ja) | 電流源回路 | |
| US6204655B1 (en) | Voltage-controlled current source with variable supply current | |
| US3990017A (en) | Current amplifier | |
| JP3406468B2 (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |