JPS60231275A

JPS60231275A - 下線・傍線生成装置

Info

Publication number: JPS60231275A
Application number: JP59086375A
Authority: JP
Inventors: Hiroyuki Aoki; 宏之青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1985-11-16
Anticipated expiration: 2009-05-25
Also published as: KR850007710A; KR900004948B1; JPH0640258B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はドツトマトリクス構造の文字７オント情報を扱
う文書作成装置、文字出力装置等に用いられる下線・傍
線生成装置に関する。

〔発明の技術的背景とその問題点〕

文書作成装置等、規定されたドツトマトリクス構造の文
字フォントを扱う装置に於いて、規定されたドツトマト
リクス構成の文字フォントを成る倍率で拡大・縮小する
ことのできる機能をもたせる場合、従来では、第１図（
、）乃至（ｂ）に示すように、原文字Δターンドツト８
ｄ・・・から、単純にドツトを増加、又は削除する、所
謂、単純拡大縮小方式が採られていた。

このような従来の拡大・縮小手段は、比較的簡単かつ安
価に実現できるが、例えば斜線部分に於ける階段状の形
成部（括れ）が目立つ等、出力されるパターン形状が本
来の表現すべき文字形態から逸れてしまい、認識し難い
不自然な文字表現になってしまうという不都合があった
。

また、上記したような従来のドツト補間手段に於いては
、原文字７４？ターン、又は任意の拡大・縮小倍率をも
つ文字パターンを任意の角度をもって斜形化、又は転回
させた変形字体を得たい際に、これを容易に得ることが
できず、又その変形範囲を大幅に制約しても、変換され
た文字パターンに歪みが生じ、変換精度が大幅に低下し
て忠実性の高いノ臂ターン変換を行なうことができ々い
という不都合があった。

又、上記したような転回文字、斜形文字等の変形文字に
対しては、その主走査方向の占有文字幅が、角度、更に
はそれに加わる拡大縮小倍率によって様々に変化し、従
って、その各変形文字に対して、常に文字幅に応じた長
さの下線・傍線を引かなければならない。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、Ｘ・Ｙ座標で
表わされる所定ドツトマトリクス構成の文字ツヤターン
を少なくとも主走査方向又は副走査方向に任意の指定角
度をもたせてドツト補間し、転回又は斜形化した変形文
字パターンを得るパターン変換機構に於いて、比較的簡
単な構成によシ、指定された任意の傾斜角をもつド、ト
補間後の変形文字に対し、その各文字毎に文字配列方向
に最適長をもって下線・傍線のパターンを展開できる下
線・傍線生成装置を提供することを目的とする。

〔発明の概要〕

本発明は、ｘ−ｙ座標で表わされる所定ド。

トマトリクヌ構成の文字パターンを少なくとも主走査方
向又は副走査方向に任意の指定角度をもたせてドツト補
間し、展開、又は斜形化した変形文字ノ々ターンを得る
ノ々ターン変換機構に於いて、パターン変換された文字
に対し、Ｘ−Ｙライン上の外接する長方形のエリアの少
なくとも一辺の長さを算出し、その情報をもとに、文字
の主走査方向の長さに対するＸ方向又はＹ方向の展開ド
ツト数を得て、そのドツト数データに従い、該幽する変
形文字パターンに対応する下線又は傍線パターンを展開
する構成としたもので、これによシ、前記各変形文字に
対して、常に最適長をもって下線・傍線Ａ？ターンを展
開できる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を説明する。

第２図は本発明の一実施例を示す回路ブロック図である
。図中、１０はシステム全体の制御と司るＣＰＵ５１１
はメインメモリ（ＭＭ）、１２はＣＰＵパスでおる。１
３は表示制御回路（ＣＲＴ−０１４はフレームメモリ（
ＦＭ）　、１５ｆ’ｉノダラレル一シリアル変換回路、
１６はＣＲＴ表示部、１７杜印字制御部、１８はライン
バッファ、１９はシリアルド、トノリンタである。

２１はパターン変換時に於ける変換後の副走査方向の幅
（主走査の間隔×回数）に相当するサイズ（Ｖｓｉｚｅ
）　を表、わすレジスタ、２２は同主走査方向の幅に相
当するサイズ（Ｈｓｉｚｅ　）を表わすレジスタである
。２３は上記レジスタ２１の内容に従う長さをもって下
線・傍線のドットノｆターンを発生し、２インパ、７７
１８に書込む下線／傍線制御部である。２４は文字の斜
形化、転回詩吟に於ける指定角度に応じた角度情報（三
角関数データ）を貯える三角関数テーブルである。２６
はパターン変換時に於いて基準文字高を越えた変換処理
後の文字ノ４ターンを上記基準文字高を単位にゾーン分
けするためのゾーン指定用のレジスタである。２６及び
２７は文字の拡大・縮小倍率に従うドツト刻み幅（ｄｘ
ｅｄｙ）を貯えるレジスタ、２８はパターン変換された
文字に対し、θ〜７ド、トの範囲で選択的にオフセット
を与えるためのオフセットレジスタ、２９はオフセット
レジスメ２８のオフセット値に従うドツト数をもってオ
フセットデータ（非表示を表わす０”）を生成するオフ
セットデータ生成部である。

３１乃至４９はそれぞれドツト補間アドレスを生成する
危めの構成要素を成すもので、３１はＸ成分を含む副走
査方向のドツト刻み幅（ＤＸＩ）を貯えるレジスタ、３
２はＸ成分を含む主走査方向のドツト刻み幅（ＤＸ２）
を貯えるレジスタ、３３はＸ成分を含む主走査方向の初
期値（イニシャルアドレス：　Ｘ　１　ｔｗｉｔ　）を
貯えるレジスタ、３４はｙ成分を含む副走査方向のドツ
ト刻み幅（ＤＹＩ）を貯えるレジスタ、３５はｙ成分を
含む主走査方向のドツト刻み幅（ＤＹ２）を貯えるレジ
スタ、３６はＸ成分を含む副走査方向の初期値（イニシ
ャルアドレス：　Ｙ　１１ｎｉｔ）を貯えるレジスタ″
′Ｆ？ある。上記各レジスタ３１〜８６に貯えられるド
ツト補間アドレスはそれぞれ整数部のデータと小数部の
データからなる。

Ｓ７は上記レジスタ３１の内容とＸ成分を含む副１・走
査方向のドツト位置を示すレジスタ４２の内容とを加算
する加算回路（ＡＤＤ−Ａ）　、ｊ　８は上記レジスタ
３ｊの内容とＸ成分を含む主走査方向のドツト位置を示
すレジスタ４４の内容とを加算する加算回路（ＡＤＤ−
Ｂ）　、ｓ　ｙは上記レジスタ３４の内容とＸ成分を含
む副走査方向のドツト位置を示すレジスタ４６の内容と
を加算回路（ＡＤＤ−Ｃ）、４０は上記レジスタ３６の
内容とＸ成分を含む主走査方向のドツト位置を示すレジ
スタ４８の内容とを加算する加算回路（ＡＤＤ−Ｄ）で
ある。

４１は１文字分のドツト補間処理の開始時に上記レジス
タ３３の内容を選択し、以後、−回の主走査が行われる
度に加算回路３７の出力を選択するデータセレクタ、４
２はデータセレクタ４１で選択されたＸ成分を含む整数
部と小数部で表わされるドツト補間時の新たなドアドア
ドレスを貯えるレジスタ、４３は主走査の開始時に上記
レジスタ４２の内容を選択し、以後、１ド、ト分の補間
処理毎に加算回路Ｓ８の出力を選択するデータセレクタ
、４４はデータセレクタ４３で選択されたＸ成分を含む
ドツト補間時の新たなドツトアドレスを貯えるレジスタ
である。４５は１文字分のドツト補間処理の開始時に上
記レジスタｓ６の内容を選択し、以後、−回の主走査が
行われる度に加算回路３９の出力を選択するデータセレ
クタ、４６はデータセレクタ４５で選択されたＸ成分を
含む整数部と小数部で表わされるドツト補間時の新たな
ドツトアドレスを貯えるレジスタ、４７は主走査の開始
時に上記レジスタ４６の内容を選択し、以後、１ド、ト
分の補間処理毎に加算回路４０の出力を選択するデータ
セレクタ、４８はデータセレクタ４７で選択されたＸ成
分を含むドツト補間時の新たなドツトアドレスを貯える
レジスタである。４９は上記各データセレクタ４１゜４
３．４５．４７を制御する選択制御回路（ＳＣ）である
。

５０は後述する補間値との比較を行なうための比較値、
すなわち、閾値（ｔｈ）を貯えるレジスタである。

５１は漢字を含む所定ドツトマトリクス単位（１６Ｘ１
６ドツト）の文字ノ４ターンデータが格納された漢字パ
ターンメモリ（ＫＰＭ）である。

５２は漢字パターンメモリ５１よυ読出された１文字分
のドツトパターンを貯える、高速ＲＡＭによシ構成され
ｆｃｉ文字パ、ファであシ、ここでは１文字分のドツト
パターンをその周囲をオフドツト（０”）のど、トノイ
ターンで埋めた状態で記憶する。５３は１文字バッファ
５２に貯えられた文字ノ’？ターンデーノのうち、レジ
スタ４４．４８の各整数部の値に従い、新たなドツトを
囲む１格子４点のドツト情報を選択的に出力するビット
選択回路である。５４はビット選択回路５３よ多出力さ
れる４ビツトの情報を貯えるレジスタである。

５５乃至５７はビット選択回路６３よシ出力されるドツ
ト情報のツクターンを認識し、４点のドツトで囲まれる
新ド、トの補間値を選択的に切替え制御するドウドパタ
ーン認識部（ＤＩＳＰ）の構成要素をなすもので、５６
はレジスタ５４のビット内容から４点のドウトノ千ター
ン状態を認識し、後述する特定のドアドックターン状態
である際に、更にその周囲の特定の２格子分のドツト情
報を順次選択すべくビット選択回路５３を制御する判別
制御回路、５６はこの判別制御回路５５の制御で読出さ
れた４ビツトの情報を貯えるレジスタ、５７は判別制御
回路５５の制御で読出された２格子分のドツト情報とレ
ジスタ５４０ドツト情報とのドツト／４ターン状態に応
じた１ビ、トの補間値切替選択信号を出力するドツト判
別回路である。

５８はレジスタ４４に貯えられた小数部の値（５ビ、ト
のＸ成分を含む主走査方向オフセット値）とレジスタ５
４に貯えられた４点のドツト情報とドツト判別回路６７
よシ出力される１ビ、トの補間値切替選択信号とを入力
情報として、前記４点のドツト情報で一部まれた領域内
に於ける新たなドツトの補間値（Ｑｘｙ）を出力する補
間テーブルＲＯＭであシ、ことでは２５６にビット（３
２ＫＸ８ビツト）のマスクＲＯＭを用い、前記した１５
ビツトの読出しアドレスに従い、８ビツト（０〜２５５
レベル）の補間値を出力する。

５９は補間テーブルＲＯＭ　５８よシ出力される補間値
とレジスタ５０に貯えられた閾値との比較をとるコンパ
レータであシ、補間値が比較値、即ち閾値を越えた際に
オンドツト（輝点）を示す′１”レベルの信号を出力す
る。６０はコンパレータ５９よシ出力されたドツト情報
を順次貯え、文字イメージが展開されるメモリの書込み
ビット単位（ここでは８ビット単位とする）毎にＣＰＵ
　／４ス１２上に出力するシフトレジスタである。

第３図乃至第１１図はそれぞれ上記一実施例の動作を説
明するための図である。

第３図（、）乃至（ｆ）はそれぞれ補間処理によル生成
される新たなドツトを囲む１格子４点のドツト情報（ド
ツト／臂ターン）と補間テーブルＲＯＭ５８に設定され
た補間値のレベル区分とテーブルタイプとの関係を示す
図でアシ、ここでは、補間値を０〜２５５段階の輝度（
明暗レール）で表わし、その区分された一部の領域を等
高融で示している。

第４図は前記１格子４点のドラ）　ノ４ターンのうち、
１ドツトのみがオン（１１”）又はオフ（１０”）であ
る際のテーブルタイプの選択切替例を説明するためのも
ので、ドツトパターン認識部（ＤＳＦ）は、例えば周囲
４点のド、　）（ＤＯ、ＤＩ　。

Ｄ２．Ｄａ）のうち、１点のみがオフ、即ち１ｌｌＱ＃
（図では白抜きで示すＤＯ）である際、更にその周囲の
格子の特定ドラ）　（Ｄａ、Ｄｂ）のオン・オフ状態を
認識し、Ｄａ、Ｄｂ＝”ｌ”であれば、第３図（ｄ）に
示すようなコーナタイプのテーブル（Ｔ１）を選択し、
又、Ｄａ、Ｄｂの少々くとも何れか一方が′０″であれ
ば、第３図（ｆ）に示すような斜形タイプのテーブル（
Ｔｏ）を選択する。このように、４点のドツト領域内に
位置する新たなドツトの補間値は、その４点のドツトが
上記したような特定のパターンをなすとき、更にその周
囲のドツト状態によって定められる。

第５図（、）乃至（ｄ）は各種のパターン変換例を示す
もので、図中、Ｓｍは主走査方向、Ｓａは副走査方向を
それぞれ示し、図（、）は正体（又は長体、半体）、図
（ｂ）は斜体、図（、）は下揃え斜体、図（ｄ）は回転
体をそれぞれ示している。

第６図（ａ）　、　（ｂ）は、ドツト補間処理の出力対
象即ちイメージ出力対象と、その際のドツト補間時に於
ける主走査方向（Ｓｍ）及び副走査方向（８！ｌ）との
関係を説明するための図であシ、図（、）はＣＲＴ表示
の際のドツト補間時に於ける主走査、及び副走査の方向
、図（ｂ）はプリントアウトの際のドツト補間時に於け
る主走査、及び副走査の方向をそれぞれ示している。こ
のように、ＣＲＴ表示出力時のドツト補間処理と、プリ
ントアウト時のドツト補間処理とでは主走査方向と副走
査方向とが互に入替わった状態となる。

第７図は各種設定データの対応関係を示す図である。

第８図はドツト補間処理によｌ）　ノ４ターン変換され
た文字と、その文字に外接する長方形（正方形を含む）
との関係を示す図である。

第９図は各種変形文字に対する文字ピッチ（ｃｐ）及び
行ピッチ（ＬＰ）の設定例を示す図でおる。

第１０図は各種変形文字に対する下線の展開例を示す図
である。

第１１図はゾーン指定動作を説明するための図である。

ここで、一実施例の動作を説明する。ドツト補間時に於
いて、ＣＰＵ　Ｊ　Ｏは、外部よシ入力されたドツト補
間指定情報に従い、各種レジスタの初期設定を行なう。

即ち、ＣＰＵ　１０は、補間テーブルＲＯＭ　５８よシ
生成される補間値との比較を行なうための比較値即ち閾
値（ｔｈ）をレジスタ５０にセットした後、指定された
拡大縮小倍率に従う基準となるドツト刻み幅（ｄｘ、ｄ
ｙ　；拡大縮小倍率の逆数値）を算出して、これをレジ
スタ２６．２７にセットし、更に、回転又は斜体の際は
、その指定角度に従う三角関数データ（内、（２）、−
）を三角関数テーブル２４にセ、トする。その後、これ
らレジスタ２６．！７、及び三角関数テーブル２４の設
定データ（内。

（２）、　ｔａ　）をもとに、ドツト補間アドレスを生
成すんための初期値（イニシャルアドレス：Ｘ１１ｎｌ
ｔ。

Ｙｌｌｎｌｔ）、及びドツト刻みｌ！　（ＤＸＩ　、　
ＤＹＩ　、　ＤＸ２゜ＤＹ２）を算出し、これらのデー
タをレジスタ３１乃至３６にセットするとともに、拡大
、転回等のパターン変換によって生ずる文字高、文字幅
の変動に伴うＶサイズ、Ｈサイズの各データ（Ｖｓｉｚ
ｅ　、　Ｈｓｉｚｅ）を算出して、これをレジスタ２１
゜２２にセリトン、更に、ゾーン分けが生ずる際は、そ
のゾーン数を算出して、このデータをレジスタ２５にセ
ットする。更に、ドツト補間された文字をその出力時に
１〜７ドツトの範囲内で移動させる場合（例えばドツト
補間されたルビ文字、半角文字等を例えばプリントアウ
ト時に１〜７ドツトの範囲をもって上下移動させる場合
等）、又はパターン変換された文字の主走査方向ドツト
数が、その出力対象となるイメージメモリの書込み幅（
８ド、ト）の倍数とならず、イメージメモリ側のバイト
境界（書込み幅）と合わせる必要が生じた場合等に於い
ては、オフセット用のレジスタ２８に１〜７ド、トの範
囲内でオフ七ット値がセットされる。

上記したような各レジスタの初期設定を終了した後、Ｃ
ＰＵ　Ｊ　Ｏは以下のようなドツト補間アドレスの生成
処理を開始する。

ここでは、先ず、ドツト補間が第５図（＆）に示すよう
な正体（又は長体、半体）を出力対象として行われる場
合（例えば単純な拡大・縮小）を例にとシ全体の動作を
説明する。このドツト補間時に於いては、レジスタ３１
に「０」、レジスタ３２にドツト刻み幅「ｄｘ」、レジ
スタ３３に主走査方向（Ｓｍ）の初期値「８ｘ」、レジ
スタ３４にドツト刻み幅「ｄｙ」、レジスタ３５に「０
」、レジスタ３６に副走査方向（Ｓ８）の初期値「８ｙ
」がそれぞれセットされる。

ここで上記レジスタ３２．３４にセットされるドツト刻
み幅（ｄｘ、ｄｙ）は拡大縮小倍率の逆数値として与え
られる。又、レジスタ３３には、（Ｉｘ＝（ｄｘ−１）
／２）でなるＩｘが初期値（、、）として与えられ、レ
ジスタ３６ｔｌＣは（Ｉ　ｙ＝（ｄ　ｙ−１）／２　）
でなるＩＦが初期値（８ｙ）として与えられるもので、
ｄｘ又はａｙが１月以下のとき（即ち拡大時）は、Ｉｙ
又はＩ）Ｆが負となって１文字バッファ５２の原文字パ
ターン格納領域外のアドレスを示し、ｄｘ又はｄｙが「
１」以上のとき（即ち縮小時）はＩｘ又はＩｙが正とな
って１文字バッファ５２の原文字パターン格納領域内の
アドレスを示す。

又、レジスタ５０には補間テーブルＲＯＭ　５　Ｂより
出力される補間値と比較をとシ、新ド、トの何れのレド
ル以上のものを意味のあるドツトとするかを決定するた
めの任意レベル（０〜２５５レベル）の比較値即ち閾値
（ｔｈ）がセットされる。

更にＣＰＵ　Ｊ　Ｏは、漢字パターンメモリ５１よシ、
ドツト補間対象となる１文字分のドツトパターンデータ
を読出し、この文字パターンデータを１文字バッファ５
２に書込む。この際、１文字バッファ５２には、上述し
たように、ド。

ト補間対象となる１文字分のドツトパターンデータが、
その周囲を意味の無い＠０”のドツトで囲まれた状態で
記憶される。

上記レジスタ３１〜３６へのデータセット、及び１文字
ノ４ツファ６２への補間対象文字ノ臂ターンの取出しが
終了した後、選択制御回路４９の制御の下に、レジスタ
３３．３６に貯えられたイニシャルドツトアドレスとな
るデータ（ｓｘ。

ｍｙ）が選択回路４１．４５によシ選択され、それぞれ
対応するレジスタ４２．４６に貯えられる。更に主走査
の開始にあたって、上記レジスタ４２．４６に貯えられ
たデータ（ＩＸｌｌＦ）が選択回路４Ｊ、４７によ）選
択され、それぞれ対応するレジスタ４４．４８に貯えら
れる。

このレジスタ４４．４８に貯えられたデータ（ｓｘ、ｇ
ｙ）は、その整数部の値がビット選択回路５３に与えら
れ、小数部の値が補間テーブルＲＯＭ　５８　Ｋ与えら
れる。

ビット選択回路５３は上記入力された整数部の値にもと
づいて１文字パ、７ア５２よシ、１格子４点のドツト情
報を選択し、補間テーブルＲＯＭ　５　Ｂに供給する。

この際、拡大時（ｄＸｌｄ）’＋〈１）に於いては、ビ
ット選択回路５Ｓに、１文字バッファ５２の原文字ノ臂
ターン格納領域外のアドレスを示す負の値が与えられる
ことから、原文字／４’ターン格納領域外のＰ、）を含
む１格子４点のドツト情報よシト、ト選択を開始する。

又、縮小時（ｄｘ、ｄｙ＞１）に於いては、ビット選択
回路５３に、１文字バッファ５２の原文字パターン格納
領域内のアドレスを示す正の値が与えられることから、
原文字・臂ターン格納領域内の１格子４点のドツト情報
よ〕ドツト選択を開始する。

補間テーブルＲＯＭ　５　Ｂは、上記レジスタ４４゜４
８からの各オフセット値（計１０ビット）と、ビット選
択回路５８からの周囲４点のドツト情報と、ドウド認識
−ン認識部（ＤＳＰ）からの１ビツトの補間値切替選択
信号とを入力情報として、その内容に従う８ビツトの補
間値（Ｑｘｙ）を出力する。この際、ビット選択回路５
３よ多出力された１格子４点のドツトパターンがドツト
パターン認識部（ＤＳＰ　）によシ認識され、第４図に
示す如く、特定のドツトパターンである際は、更にその
周囲の格子の特定ドツトのオン・オフ状態をｇ臓して、
そ０ド、ト状態に応じたｌビ。

トの補間値切替選択信号を出力する。即ち、例えば、第
４図に示す如く、周囲４点のドツト（ＤＯ，ＤＩ、Ｄ２
．Ｄａ）のうち、１点のみがオフ即ちｗＯ”（図では白
抜きで示すＤＯ）である際は、更にその周囲の格子の特
定ドラ）　（Ｄａ、Ｄｂ）のオン・オフ状態を認識し、
Ｄａ　、Ｄｂ　＝″１”　であれば、第３図（ｄ）に示
すようなコーナタイプのテーブル（Ｔ１）を選択し、又
、Ｄａ　、Ｄｂの少なくとも何れか一方が０”であれば
、第３図（ｆ）に示すような斜形タイプのテーブル（Ｔ
ｏ）を選択すべく補間値切替選択信号を出力する。又、
周囲４点のドｙ　）　（ＤＯ，Ｄｌ、Ｄ２．Ｄａ）のう
ち、１点のみがオン即ちｅｌｌ（図では黒点で示すＤＯ
）である際は、更にその周囲の格子の特定ド、７　）　
（Ｄａ、Ｄｂ）のオン・オフ状態を認識し、Ｄａ、Ｄｂ
　＝　”Ｏ”であれば、第３図（、）に示すようなコー
ナタイプのテーブル（Ｔ１）を選択し、又、Ｄａ　、Ｄ
ｂの少なくとも何れか一方が１”であれば、第３図（・
）に示すような斜形タイプのテーブル（Ｔｏ）を選択す
べく補間値切替選択信号を出力する。このように、４点
のドツト領域内に位置する新たなドツトの補間値は、そ
の４点のドツトが上記したようが特定のパターンをなす
とき、更にその周囲のドツト状態によって定められる。

そして上記補間テーブルＲＯＭ　５８よ多出力された８
ビツト（θ〜２５５レベル）の補間値はコンパレータ５
９に入力されて、レジスタ３６に貯えられた比較値即ち
閾値と比較され、補間値が閾値を越えていれば、意味の
あるドツトであることを示す、１”レベルの信号を出力
し、又、補間値が閾値を越えていなければ、意味の無い
ドツトであることを示す、′０”レベルの信号を出力す
る。

一方、補間テーブルＲＯＭ　５８よシ１ドツトの補間値
が出力された後、レジスタ４４の内容とレジスタ３２の
内容とが加算回路３８によシ加算されるとともに、レジ
スタ４８の内容とレジスタ３５の内容とが加算回路４ｏ
によシ加算され、その各加算結果のデータが選択制御回
路４９の制御のもとにそれぞれ対応するデータセレクタ
４３．４１によシ選択されて、レジスタ４４゜４８に貯
えられる。この際、主走査方向のド。

ト刻み幅を示すレジスタ３２．３５のうち、レジスタ３
２には、指定された拡大縮小倍率に従うドツト刻み幅（
ｄｘ）が設定されているが、レジスタ３５には、正体（
又は長体、半体）のドツト補間であることから上述した
如く「０」が設定されておシ、従って、レジスタ４４の
内容（ド、ドアドレス）は、１ド、トの補間処理毎に、
指定された拡大縮小倍率に従うドツト刻み幅（ｄｘ）を
もって逐次更新されるが、レジスタ４８の内容は結果的
に更新されず初期設定時のデータがそのまま保持される
。又、１回の主走査が終了する毎に、レジスタ４２の内
容とレジスタ３１の内容とが加算回路３１によシ加算さ
れるとともに、レジスタ４６の内容とレジスタ３４の内
容とが加算回路３９により加算され、その加算結果のデ
ータが選択制御回路４９の制御のもとにそれぞれ対応す
るデータセレクタ４１゜４５によシ選択されて、レジス
タ４２．４６に貯えられる。この際、副走査方向のドツ
ト刻み幅を示すレジスタ３１．３４のうち、レジスタ３
４には、指定された拡大縮小倍率に従うドツト刻み幅（
ｄｙ）が設定されているが、レジスタ３１には、正体（
又は長体、半体）のドツト補間であることから上述した
如く「０」が設定されており、従って、レジスタ４６の
内容（ドツトアドレス）は、１回の主走査が行われる毎
に、指定された拡大縮小倍率に従うドツト刻み幅（ｄｙ
）をもって更新されるが、レジスタ４２の内容は結果的
に更新されず初期設定時のデータがそのまま保持される
。

このようにして、順次、補間テーブルＲＯＭ５８よシ、
新たなドツトアドレスに対する補間値が出力され、この
補間値が、コン・母レータ５９によシ、レジスタ５０の
閾値（ｔｈ）と比較されて、新たなドツト情報が生成さ
れる。

そして上記コンパレータ５９よシ出力された補間処理後
の新ド、ト情報は、順次、シフトレジスタ６０に貯えら
れ、１バイト単位でＣＰＵノ々ス１２上に送出される。

この際、ＣＰＵハス１２上に送出されるドツト補間処理
された文字Ａ？ターンデータが、例えばグリントアウト
用として印字制御部１ｒのラインバッファ１８に書込ま
れる場合であって、かつオフセットレジスタ２８に１〜
７ド、ト範囲内のオフセット値がセットされている場合
（例えばドツト補間されたルビ文字をプリントアウト時
に１（１＝１．２．・・・、７）ドツト下方へ移動させ
る場合）、又は、・ぐターン変換された文字の主走査方
向ドツト数が、その出力対象となるイメージメモリの書
込み幅（８ドツト）の倍数とならず、イメージメモリ側
のバイト境界（書込み幅）と合わせる必要が生じ、オフ
セットレジスタ２８に、そのオフセット値（ｉ）が設定
されている場合等に於いては、そのオフセットレジスタ
２８のオフセット値（１）に従い、オフセットデータ生
成部２９よシオフセットデータ（１個のｌＩＯ”）が生
成されて、該データが主走査の開始に先立ち、シフトレ
ジスタ６０にセットされ、その後に続いてドツト補間さ
れたデータ即ち、変換処理された文字ノ母ターンドツト
が書込まれる。

上記した動作は正体（又は長体、半体）を出力対象とし
た場合であったが、例えば回転体を出力対象とし次場合
のドツト補間アドレスの生成処理時に於いては、レジス
タ３１〜３６の全てに、指定回転角に従う三角関数テー
ブル２４内の所定三角関数データが一要素として含まれ
るデータがセットされる。

即ち、指定された回転角を〔θ０〕、原フォントのＸ方
向ドツト数を（、ａ’＋　１　〕、原７オントのｙ方向
Ｐウド数を（ｂ＋１　）とすると、レジスタ３ノには、
ＤＸ１＝−ｄｘ−ｄ＋００レジスタ３２には、Ｄ　Ｘ　
２　＝　ｄ　ｘ　＠ｏｏｓθ０レジスタ３４には、ＤＹ
ｌ；ｄｙａｏｏｓθ０レジスタ３５には、ＤＹ２＝　ｄ
ｙ＊ｄｎθ０がそれぞれセットされる。

又、レジスタ３３　（Ｘｌｌｎｉｔ）、及びレジスタ３
６（Ｙｌｉｎｉｔ）には、（１）０°≦００≦９０°のとき、Ｘｉ　１ｎｉｔ＝’％１ａ　−’７（ａ＋１−ｄｘ）ｏ
ｏｓ２θ０Ｙｌｉｎｔｔ＝−％（１−ｄｙ）−’７（ａ
＋１−ｄｘ）”画２θＯｘ（２）　９０°≦００≦１８００のとき、ｄｘＸｉ　１ｎｉｔ＝ａ＋％（１−ｄｘ）−１７２（ｂ＋１
−ｄｙ）７；５ｉｎ２θＯＹ１１ｎｌｔ＝ｌｂ　＋ｉ（
ｂ＋１−ｄｙ）ＯＯｅ２θＧ（３）　１８０’≦００≦
２７０°のとき、Ｘ　１１ｎｉｔ＝１１２ａ＋”７（ａ
＋１−ｄｘ）ｏｃｉｅ２θＯＹ　１１ｎｉ　ｔ＝ｂ　＋
ＩＡ（１−ｄｙ　）十％（ａ＋１−ｄｘ　）−！！−Ｍ
ｄｎ　２θＯｘ（４）　２７０６≦００≦３６０°のとき、ｄｘＸＩ　１ｎｌｔ＝ｉ（１−ｄｘ）＋’）４（ｂ＋１−ｄ
ｙ）苺慟２θＯＹｌ　１ｎｉｔ＝％ｂ　−ｙ２（ｂ＋１
−ｄｙ）ａｏｓ２θ０をそれぞれセットする。

上述の如くして、転回角度（θ０）に従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各設定
値（ＤＸＩ　、　ＤＸ２　、　ＤＹＩ　、　ＤＹ２　。

Ｘ１％ｎｉｔ　、　Ｙｌ　１ｎｌｔ）を算出し、それぞ
れ対応するレジスタ３１〜３６にセリトンた後、上述し
たような主走査方向、及び副走査方向に対するドツト補
間アドレス生成処理を順次実行することにより、指定角
度（θ・）に従りた転回文字−（ターンドツトが得られ
る。

又、斜形化文字を出力対象とした場合のド。

ト補間アドレスの生成処理時に於いては、レジスタ３１
〜３６のうちの特定のレジスタに、指定傾斜角に従う三
角関数テーブル２４内の所定三角関数データを一要素と
して含んだデータがセットされる。

即ち、指定された斜体角を［θ０］、原フォンｙ方向ド
ツト数を（ｂ＋１３とすると、０°≦００≦９０’の範
囲で、レジスタ３１には、ＤＸ１＝ｄｘ−一〇。

レジスタ３２には、Ｄ　Ｘ　２　＝　ｄ　ｘレジメタ３
４には、ＤＹＩ−ｄｙレジスタ３５には、ＤＹ２＝０がそれぞれセットされ、又、レジスタ３３にはｄｘＸ　１　’ｎｌ　ｔ　；Ｖ２（１−ｄ　ｘ　）−（ｂ＋
１　’７　）　ａｙ−〇〇レジスタ３６には、ｙｉ　Ｉｎ１ｔ＝−４（ｘ−ｄｙ）がそれぞれセットされる。

上述の如くして、傾斜角度（θ０）に従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各設定
値（ＤＸＩ　、　ＤＸ２　、　ＤＹＩ　、　ＤＹ２　。

ＸＩ　ｔｎｌｔ　、　Ｙｌ　１ｎｉｔ）を算出し、それ
ぞれ対応するレジスタ３１〜３６にセリトンた後、上述
したような主走査方向、及び副走査方向に対するドツト
補間アドレス生成処理を順次実行する仁とによυ、指定
角度（θ０）に従って斜形化された斜体文字ノやターン
ドツトが得られる。

上述したような、指定角度（θ０）に従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各設定
値（ＤＸＩ　、　ＤＸ２　、　ＤＹＩ　、　ＤＹ２　。

Ｘｉ　Ｓｍ１ｔ　、Ｙｌ　ｉｎ口）をもとに、上述した
ような主走査方向、及び副走査方向に対するドツト補間
アＰレス生成処理を順次実行して、その生成されたドツ
ト補間アＰレスをもとに新た々ドツト情報を得る。この
新たなドツト情報は、上記同様に、順次シフトレジスタ
６０に貯えられ、バイト（８ビ、ト）単位でＣＰＵバス
１２を経由し、出力対象となる、例えば印字制御部１７
のラインパ、フｆｌＢに書込まれる。

この際、２インバツフア１８は、通常印字文字高のドツ
ト構成に対応するビット幅（例えば縦８Ｘ３＝２４ドツ
ト）で構成されておシ、従って上述したような回転体文
字、斜体文字等の変形文字に対しては、縮小パターンの
場合を除き、２４ドツトのサイズには収まらない。そこ
で、このような場合は、上述したレジスタ初期設定の際
に、新たに生成される文字ｔ＋ターンを複数のゾーンに
分けるべく、ＣＰＵ１０が、指定された変換字体及びそ
の角度、拡大縮小倍率等をもとに変換された文字に対し
てのゾーン数を算出し、このゾーン数を表わすデータを
ゾーン指定用のレジスタ２５にセットして、ゾツン単位
の／？パターン込み毎に上記レジスタ２５の内容をデク
リメント（−１）　ｔ、、その内容が「０」となるまで
は、各ゾーンのパターンデータを同一文字ノ臂ターンと
して扱う。即ち、ゾーン指定附レジスタ２５により指定
されたゾーンに対しては、その各・々ターン間に空白エ
リア（即ち行間隔）を介在させず、連続するドツト印字
指定を行なう。この際のゾーン分けの一例を第１１図に
示している。

上記ゾーン数の算出手段は、第７図、及び第８図に示す
ように、指定された、回転角度／斜体角度／拡大縮小倍
率郷から、変換（変形）された文字に対して外接するｘ
”ｙ方向の長方形（正方形を含む）の大きさをめ、その
方形の互に接する２辺の各ドツト数（Ｘ　＠　）Ｆドツ
ト数）をめて、これを前述したレジスタ初期設定の際に
、■サイズ（Ｖｓｉｚｅ　）、Ｈサイズ（Ｈｓｉｔｅ　
）のデータとして、レジスタ２１．２２にセリトンてお
くことによシ、容易に認識できる。即ち、成る角度をも
って変換された文字に対しては、その文字の書込み（取
扱い）が、当該文字に外接する水平・垂直線上の長方形
のエリアをベースとして行われるもので、例えばプリン
トアウトの際のドツト補間処理時に於いては、レジスタ
２２に貯えられたＨサイズ（Ｈｓｉｚｓ）のデータをラ
インバッファ１８のど、ト幅「２４Ｊで除算することに
よシ、容易に上記ゾーン数をめることができ、又、表示
出力の際のドツト補間処理時に於いては、レジスタ２１
に貯えられたｖサイズ（Ｖｓｉｚｅ）のデータを１表示
行のビット幅「２４」で除算することによシ、容易にゾ
ーン数をめることができる。

又、上記ゾーン指定用のレジスタ２５に任意のゾーン指
定データを固定的に付与することにより、指定された同
一ゾーンのイメージデータを連続的に繰返しイメージ展
開することができる。これによシ、上記ドツト補間処理
によりて変形された文字ノ臂ターンを更に、その一部又
は全部を冗長化した変形文字イメージとして印字又は表
示出力することもできる。

又、上記したＶサイズ（Ｖｅｉｚｅ　）、Ｈサイズ（Ｈ
ｓｉｚ＋ｅ）のデータは、文字ピッチの設定時、下線／
傍線の処理詩吟に於いても参照される。即ち、上記した
ような、走査方向に任意の傾斜角度をもつドツト補間に
よって得られる斜形、転回等の文字は、その文字全体の
高さく文字高）及び幅（文字幅）が、傾斜角度、更には
それに加えた拡大縮小倍率等によって様々に変化する。

従って上記したような変形文字を通常の行、桁方向（Ｘ
ｓＦ方向）をもってイメージ出力した際、文字ピッチ、
更には下線／傍線等を、既存の固定的なノ臂うメータ指
定手段で定めることができない。

そこで、ここでは、文字ピッチ、下線／傍線等の各処理
に対しても上述したような外接する長方形を文字のボデ
ィフェースとして取扱う。

以下にこれらの処理手段を説明する。

先ず文字ピッチの処理動作を説明する。上述の如くして
、１文字分のｐ　、　）補間処理が行われ、その新たに
生成された１文字分のドツトイメージが、出力対象とな
る例えば印字制御部１７内のラインバッファ１８に展開
される（書込まれる）度に、ＣＰＵ　Ｊ　Ｏは、レジス
タ２１の内容（Ｖｓｉｚｅ　）が更新されたか否かを判
断する。そして、上記レジスタ２１の内容が更新されて
いなければ、レジスタ２ノに貯えられたデータ（Ｖｓｌ
ｚｅ）に、更にその強の値を加えたデータを文字ピッチ
を示す制御データとして印字制御部１７に供給し、ライ
ンバッファ１８上に展開される文字のピッチを制御する
。又、上記レジスタ２１の内容が更新される際は、その
更新前のデータを特定レジスタ領域に保管しておき、そ
の更新時に於いて特定レジスタ領域に保管した更新前の
データと更新されたデータとの和の１／４の値を、更に
上記レジスタ２１に貯えられた更新後のデータに加え、
これを文字ピッチを示す制御データとして印字制御部１
７に供給し、ラインバッファ１８上に展開される文字の
ピッチを制御する。

このように、成る角度をもって変換された文字に対して
は、その文字の書込み（取扱い）が、当該文字に外接す
る水平・垂直線上の長方形のエリアをペースとして行わ
れることから、その長方形の横幅（プリントアウトの場
合はＶｓｌｚ＠、表示出力の場合はＨｊｌｌｚｅ）をも
とに、隣接する文字との間のピッチが定められる。行ピ
ッチに対しても上記同様のピッチ制御が行なわれる。こ
の際の各種変形文字に対する文字ピッチ（ｃｐ）、及び
行ピッチ（ＬＰ）の設定例を第９図に示している。

尚、上記したピッチ制御は、常に隣接する文字の占める
エリア（外接する長方形）を考慮しながらピッチを定め
たが、処理を簡素化するため、単純にその時々のレジス
タ２１（又はレジスタ２２）値をもとにピッチを定める
制御手段をとってもよい。

次に、上記した外接する長方形をもとに、下線／傍線を
出力する際の動作を説明する。この際、プリントアウト
の場合祉、レジスタ２１に貯えられたデータ（Ｖａｉｚ
ｓ）が参照され、表示出力の場合は、レジスタ２２に貯
えられたデータ（Ｈｓｌｚｅ　）が参照される。ここで
はプリントアウトの場合を例にとって下線／傍線の処理
動作を説明する。印字制御部１７に設けられた下線／傍
線制御部２３は、ＣＰＵパス１２を介して入力される印
字制御情報に含まれる下線／傍線の指示に従い、ライン
ノ々ツファ１８上に下線、又は傍線のドツトを展開する
が、上述したような転回、斜体等の変形文字に対しては
通常の文字幅によるライン展開では対応がとれない。そ
こでレジスタ２ノの内容（Ｖｓｉｚｅ　）を常時入力し
、下線／傍線の指示があると、そのときのレジスタ２１
の更新データ内容に従うライン長をもって下線／７１８
上に該当文字に対応させてノ９ターン展開する。この際
の各種変形文字に対する下線の展開例を第１０図に示す
。

〔発明の効果〕

以上詳記したように本発明の下線・傍線生成装置によれ
ば、Ｘ−Ｙ座標で表わされる所定ドツトマトリクス構成
の文字パターンを少なくとも主走査方向又は副走査方向
に任意の指定角度をもたせてドツト補間し、展開、又は
斜形化した変形文字パターンを得るパターン変換機構に
於いて、パターン変換された文字に対し、Ｘ−Ｙライン
上の外接する長方形のエリアの少なくとも一辺の長さを
算出し、その情報をもとに、文字の主走査方向の長さに
対するＸ方向又はＹ方向の展開ドツト数を得て、そのド
ツト数データに従い、該当する変形文字パターンに対応
する下線又は傍線パターンを展開する構成としたことに
よシ、前記各変形文字に対して、常に最適長をもりて下
線・傍線パターンを展開できる。

【図面の簡単な説明】

第１図（、）乃至（、）は、それぞれ従来のドツト補間
処理手段を説明するための図、第２図は本発明の一実施
例に於ける要部の構成を示すブロック図、第３図乃至第
１１図はそれぞれ上記実施例の動作を説明するためのも
ので、槁３図（、）乃至（ｆ）はそれぞれドツト補間処
理によシ生成される新たなドツトを囲む１格子４点のド
ツト情報（ｐットパターン）と補間テーブルＲＯＭに設
定された補間値のレベル区分とテーブルタイプとの関係
を示す図、第４図はテーブルタイプの選択切替動作を説
明するための図、第５図（ａ）乃至（ｄ）はそれぞれノ
９ターン変換例を示す図、第６図（、）　、　（ｂ）は
ＣＲＴ表示の際の主・副走査方向とプリントアウトの際
の主・副走査方向とを対比して示す図、第７図は各種設
定データの関係を示す図、第８図はドツト補間処理によ
Ｊ）　／ｆターン変換された文字と、その文字に外接す
る長方形との関係を示す図、第９図は各種変形文字に対
する文字ビ、チ及び行ピッチの設定例を示す図、第１０
図は各種変形文字に対する下線の展開例を示す図、第１
１図はゾーン分は手段を説明するための図である。１０・・・ＣＰＵ、１１・・・メインメモリ（ＭＭ）、
１２・・・ＣＰＵパス、１３・・・表示制御回路（ＣＲ
Ｔ−Ｃ）、１４・・・フレームメモリ（ＦＭ）、１　Ｂ
・・・ノ母うレルーシリアル変換回路（ｐ−ｓ）、１６
・・・ＣＲＴ表示部、１７・・・印字制御部、１８・・
・ラインバッファ、１９・・・シリアルドツトプリンタ
、２１，２２，２５，２６゜２７．２Ｂ、３１，８２．
３Ｂ、３４．３５，３６，４２゜４４．４６．４＆、６
０，５４．５６・・・レジスタ、２３・・・下線／傍線
制御部、２４・・・三角関数テーブル、２９・・・オフ
セットデータ生成部、３７．３Ｂ。３９．４０・・・加算回路（ＡＤＤ−Ａ　、　ＡＤＤ−
Ｂ　、　ＡＤＤ−Ｃ。ＡＤＤ−Ｄ　）、　４１．４３，４５．４７・・・デー
タセレクタ、４９・・・選択制御回路（ＳＣ）、５　Ｊ
・・・漢字ノ９ターンメモリ（ＫＰＭ）　、６２・・・
１文字バッファ、６３・・・ビット選択回路、６５・・
・判別制御回路、６７・・・ドツト判別回路、５８・・
・補間テーブルＲＯＭ　。５９・・・コンノｆレータ、６０・・・シフトレジスタ
。第５図第６１１第７図第８図第９図第１０図第１１図

Claims

【特許請求の範囲】

Ｘ−Ｙ座標で表わされる所定ドツトマトリクス構成の文
字パターンを少なくとも主走査方向又は副走査方向に任
意の指定角度をもたせてドツト補間し、転回、又は斜形
化した変形文字ノ々ターンを得るパターン変換機構に於
いて、ツクターン変換された文字の主走査方向又は副走
査方向の長さに対応する展開ドツト数を貯える記憶手段
と、この記憶手段の内容に従い、該当する変形文字パタ
ーンに対応して下線又は傍線ｉ！ターンを展開する手段
とを具備してなることを特徴とした下線・傍線生成装置
。