KR890005004B1

KR890005004B1 - 도트패턴 보간 시스템

Info

Publication number: KR890005004B1
Application number: KR1019840006456A
Authority: KR
Inventors: 지로오 요시이; 아끼라 고마쓰; 히로시 이시이
Original assignee: 가부시기가이샤 도시바; 사바 쇼오이찌
Priority date: 1983-10-17
Filing date: 1984-10-17
Publication date: 1989-12-04
Also published as: KR850003000A; JPS6084583A; JPH0443274B2

Abstract

내용 없음.

Description

도트패턴 보간 시스템

제1(a)도 내지 제1(c)도는 각각 종래의 도트 보간 처리 수단을 설명하기 위한 도면.

제2도는 본 발명의 일 실시예에 있어서의 각 구성요소를 나타내는 회로도.

제3(a)도 내지 제3(f)도, 제4도 및 제5도는 각각 상기 실시예의 동작을 설명하는 것으로, 제3(a)도 내지 제3(f)도는 각각 보간(補間) 처리에 의하여 생성되는 새로운 도트를 둘러싸는 1격자(格子) 4점의 도트정보(도트패턴)와 보간 테이블 ROM(40)에 설정된 보간치의 레벨 구분과 테이블 형태와의 관계를 도시하는 도면.

제4도는 테이블 형태의 선택 절환 동작을 설명하기 위한 도면.

제5도는 반계조(半階調) 표시에 의한 도트패턴의 보상예를 표시하는 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : CPU 11 : 메인 메모리

12 : CPU 버스 13 : 표시제어회로

14 : 프레임 메모리 15 : 직-병렬 변환회로

21-24 : 입·출력 레지스터 25A, 25B : 입·출력 레지스터

26 : 가산회로 27 : 데이터 셀렉터

28 : 래치회로 29 : 가산회로

30 : 데이터 셀렉터 31 : 래치회로

32 : 제어 플립플롭 33 : 한자 패턴 메모리

34 : 1문자 버퍼 35 : 비트 선택회로

36 : 래치회로 37 : 판별 제어회로

38 : 래치회로 39 : 도트 판별회로

40 : 보간테이블 41A, 41B : 비교기

42A, 42B : 레지스터 DSP : 도트패턴 인식부

본 발명은 도트 매트릭스 구조의 문제 폰트(자체 ; font) 정보를 취급하는 문서 작성 장치, 문자 출력 장치 등에 사용되는 도트패턴 보간 시스템에 관한 것이다.

문서 작성 장치등의, 규정된 도트 매트릭스 구성의 문자 폰트를 취급하는 장치에 있어서, 규정된 도트 매트릭스 구성의 문자 폰트를 임의의 배율로 확대·축소할 수 있는 기능을 갖게하는 경우, 종래에 있어서는, 제1(a)도에 내지 제1(c)도에 도시하는 바와같이 원문자패턴 도트 sd…에서 단순히 도트를 증가 또는 삭제하는 이른바 단순 확대 방식이 채택되고 있었다.

이와같은 종래의 확대 또는 축소 수단은, 비교적 간단하고 값싸게 실현할 수 있으나, 예를들면 사선 부분에 있어서의 계단 형상의 형성부(묶어짐)가 두드러지게 나타는등, 출력되는 패턴 형상이 본래의 표현하고자 하는 문자 형태에서 벗어나, 인식이 어려운 부자연스러운 문자 표현이 되는 결함이 있었다. 또한, 상기와 같은 종래의 확대·축소 수단에 있어서는 경사체, 회전체, 백발체(白拔體 ; 글자 또는 도형을 희게한 글씨체나 도형), 또는 고딕체등 각 종류의 변형자체를 쉽게 얻을 수가 없고, 또 그 변형 범위가 대폭적으로 제약되는 결점이 있었다.

본 발명은 상기 결점을 해소하기 위해 연구된 것으로, 규정된 도트 매트릭스 구성의 문자 폰트를 취급하는 장치에 있어서, 문자패턴의 도트 보간을 높은 문자 품질을 유지하면서, 또한 임의의 확대·축소 배율로 용이하게 조정할 수 있는 동시에, 반계조 휘도에 의한 사선부분의 보상등을 포함하는 각 종류의 문자를 용이하게 수식할 수 있게한 높은 실용성을 갖는 도트패턴 보간 시스템을 제공하는 것을 목적으로 한다.

이하 도면을 참조하여 본 발명의 일 실시예를 설명한다.

제2도는 본 발명의 일 실시예를 도시하는 회로도이다. 도면중, 10은 시스템 전체의 제어를 관장하는 CPU, 11은 메인 메모리(MM), 12는 CPU 버스, 13은 표시제어회로(CRT-C), 14A, 14B는 한쌍의 프레임메모리(FM), 15는 한쌍의 직-병렬 변환회로(P-S), 16은 CRT 표시부이다. 21 내지 24 및 25A, 25B는 각각 CPU 버스(12)에 연결한 I/O레지스터로서, 21은 도트 보간시에 있어서의 X방향의 도트 새김폭(dx)을 저장하는 레지스터, 22는 도트 보간시의 X방향의 초기치(초기 어드레스 : Sx)을 저장하는 레지스터, 23은 도트 보간시에 있어서의 Y방향의 도트 새김폭(dy)을 저장하는 레지스터, 24는 도트 보간시의 Y방향의 초기치(초기 어드레스 : Sy)를 저장하는 레지스터, 25A 및 25B는 각각 후기하는 보간치와의 비교를 실시하기 위한 각각의 상이한 비교치, 즉 임계치(th 1), (th 2)를 저장하는 한쌍의 레지스터이다. 26은 후기하는 래치회로(28)의 값에 레지스터(21)을 가산하는 가산회로(ADD), 27은 개시시에 있어서 레지스터(22)의 값(Sx)을 선택하고, 그 이후는 가산회로(26)의 출력을 선택하는 데이터 셀렉터(SEL), 28은 데이터 셀렉터(27)에서 출력되는 정수부와 소수부로 표시되는 도트 보간시의 새로운 도트 어드레스(Sx+i·dx)를 저장하는 래치회로이다. 29는 후기하는 래치회로(31)의 값에 레지스터(23)의 값(dy)을 가산하는 가산회로, 30은 개시시에 있어서 레지스터(24)의 값(Sy)을 선택하고, 그 이후는 가산회로(29)의 출력을 선택하는 데이터 셀렉터, 31은 데이터 셀렉터(30)에서 출력되는 정수부와 소수부로 표시되는 도트 보간시의 새로운 도트 어드레스(Sy+j·dy)를 저장하는 래치회로이다. 32는 데이터 셀렉터(27, 30)의 절환제어를 실시하는 제어 플립플롭이다. 33은 한자를 포함하는 소정의 도트 매트릭스 단위(예를들면 16×16 도트)의 문자패턴 데이터가 격납된 한자 패턴 메모리(KPM)이다. 34는 한자 패턴 메모리(33)에서 독출한 1문자분의 도트패턴을 저장하는 고속 RAM으로, 구성된 1문자 버퍼로서, 1문자분의 도트패턴을 그 주위를 오프 도트("0")의 비트 패턴으로 매운 상태로 기억한다. 35는 1문자 버퍼(34)에 저장된 문자패턴 데이터중, 래치회로(28, 31)의 각 정수부의 값에 따라, 새로운 도트를 둘러싸는 1격자 4점의 도트정보를 선택적으로 출력하는 비트 선택회로이다. 36은 비트 선택회로(35)에서 출력된 4비트의 정보를 래치하는 래치회로이다. 37 내지 39는 비트 선택회로(35)에서 출력되는 도트정보의 패턴을 인식하고 4점의 도트로 둘러싸는 새로운 도트의 보간치를 선택적으로 절환 제어하는 도트패턴 인식부(DSP)의 구성요소를 이룬다. 37은 래치회로(36)의 비트 내용에서 4점의 도트패턴 상태를 인식하고, 후기하는 특정의 도트패턴 상태일때에, 다시 그 주위의 특정의 2격자분의 도트정보를 차례로 선택하도록 비트 선택 회로(35)를 제어하는 판별 제어회로, 38은 이 판별 제어회로(37)의 제어로 독출된 4비트의 정보를 각각 래치하는 래치회로, 39는 판별 제어회로(37)의 제어로 독출된 2격자분의 도트정보와 래치회로(36)의 도트정보의 도트패턴상태에 따른 1비트의 보간치 절환 선택신호를 출력하는 도트 판별회로이다. 40은 래치회로(28)에 저장된 소수부의 값(5비트의 X방향 오프 세트(off set)치)과 래치회로(31)에 저장된 소수부의 값(5비트의 Y방향 오프 세트치)과 래치회로(36)에 저장된 4점의 도트정보와 도트 판별회로(39)에서 출력되는 1비트의 보간치 절환 선택신호를 입력정보로하여 상기 4점의 도트정보를 둘러싸인 영역내에 있어서의 새로운 도트의 보간치(Qxy)를 출력하는 보간 테이블 ROM으로서, 256K(32K×8)비트의 마스크 ROM를 사용하고, 15비트의 독출 어드레스에 따라 8비트(0∼255레벨)의 보간치를 출력한다. 41A 및 41B는 각각 보간테이블 ROM(40)에 출력되는 보간치와 미리 대응부여된 레지스터(25A, 25B)에 저장된 임계치와의 비교를 취하는 비교기이며, 각각 보간치가 비교치 즉 임계치(th 1, th 2)를 초과했을때에 온도트(휘점)를 나타내는 "1"레벨의 신호를 출력한다.(42A, 42B)는 각각 대응하는 비교기(41A, 41B)에서 출력된 도트정보를 차례로 저장하고, 소정비트 장단위(여기에서는 1바이트로 한다)마다 CPU 버스(12)상에 출력하는 한쌍의 입·출력(I/O)레지스터이다.

제3(a)도 내지 제3(f)도는 각각 보간처리에 의하여 생성되는 새로운 도트를 둘러싸는 1격자 4점의 도트정보(도트패턴)와 보가테이블 ROM(40)에 설정된 보간치의 레벨구분과 테이블형태와의 관계를 도시하는 도면으로, 여기에서는 보간치를 0∼255단계의 휘도(명암레벨)로 표시하고, 그 구분된 일부의 영역을 등고선으로 표시하고 있다.

제4도는 상기 1격자 4점의 도트패턴중 1도트만이 온("1") 또는 오프("0")일때의 테이블형태의 선택절환예를 설명하기 위한 것으로, 도트패턴인식부(DSP)는 예를들면 주위 4점의 도트(D₀, D₁, D₂, D₃)중, 1점만이 오프 즉 "0"(도면에서는 백발로 도시한 D₀)일 때, 다시 그 주위의 격자의 특정 도트(Da, Db)의 온·오프 상태를 인식하고, Da, Db="1"이면, 제3(d)도의 도시와 같은 코오너(corner)형태의 테이블(T1)을 선택하고, 또, Da, Db의 적어도 어느 한쪽이 "0"이며, 제3(f)도의 도시와 같은 사선형 형태의 테이블(T0)을 선택한다. 이와같이, 4점의 도트영역내에 위치하는 새로운 도트의 보간치는, 그 4점의 도트가 상기와 같은 특정의 패턴을 형성할 때, 다시 그 주위의 도트 상태에 의하여 정해진다.

제5도는 일 실시예에 있어서의 반계조표시에 의한 도트패턴의 보상예를 도시하는 도면으로, 도면중 hd는 반계조(half tone)도트이다.

이어서 제2도 내지 제5도를 참조해서 일 실시예의 동작을 설명한다. 도트보간시에 있어서, CPU(10)은 우선 레지스터(21, 22, 23, 24) 및 (25A, 25B)의 초기설정을 실시한다. 즉, 레지스터(21)에 X방향의 도트새김폭(dx), 레지스터(22)에 Y방향의 초기치(초기 어드레스 : Sx), 레지스터(23)에 Y방향의 도트새김폭(dy), 레지스터(24)에 Y방향의 초기치(초기 어드레스 : Sy), 레지스터(25A, 25B)에 보간치와의 비교를 하기 위한 비교치 즉 임계치(th 1, th 2)를 각각 세트한다.

여기에서, 레지스터(21, 23)의 도트새김폭은 확대·축소 배율의 역수치로서 부여된다. 또, 레지스터(22)에는, Ix=(dx-1)/2로 구성되는 Ix가 초기치 Sx로서 세트되고, 레지스터(24)에는, Iy=(dy-1)/2로 구성되는 Iy가 초기치 Sy로서 세트되는 것으로, dx 또는 dy가 1이하일때(즉 확대시)는 Ix 또는 Iy가 부( )로 되어 1문자 버퍼(34)의 원문자패턴 격납영역외의 어드레스를 표시하고 dx 또는 dy가 1이상일때(즉 축소시)는 Ix 또는 Iy가 정이 되어 1문자버퍼(34)의 원문자패턴 격납영역내의 어드레스를 표시한다. 또, 레지스터(25A, 25B)에는, 각각 보간테이블 ROM(40)에서 출력되는 보간치와 비교를 취하고 새로운 도트의 어느쪽의 레벨이상의 것을 의미있는 도트로 하는가를 결정하기 위한 임의(0∼255)레벨의 비교치 즉 임계치(th 1, th 2)가 세트된다. 여기에서는 th 1 th 2로 하고, 레지스터(25A)에 전계조의 도트정보를 얻기위한 임계치(th 1)를 세트하고, 레지스터(25B)에 반계조의 도트정보를 얻기 위한 임계치(th 2)를 세트한다.

또한, CPU(10)는 한자패턴 메모리(33)에서 도트보간 대상이 되는 1문자분의 도트패턴 데이터를 독출하고, 1문자버퍼(34)에는, 상기와 같이, 도트보간 대상이 되는 1문자분의 도트패턴데이터가, 그 주위를 의미 없는 "0"의 도트로 둘러싸인 상태로 기억된다.

이 각 레지스터(21, 22, 23, 24, 25A, 25B)에 대한 데이터세트 및 1문자 버퍼(34)에의 보간대상 문자패턴의 취출이 종료된 후, 레지스터(22, 24)에 저장된 초기 어드레스 데이터(Sx, Sy)가 제어플립플롭(32)의 제어하에서 데이터 셀렉터(27, 30)에서 선택되어, 각각 대응되는 래치회로(28, 31)에 래치된다. 이 래치회로(28, 31)에 저장된 도트어드레스 데이터는, 그 정수부의 값이 비트 선택회로(35)에 주어지고, 소수부의 값이 보간테이블 ROM(40)에 주어진다. 비트 선택회로(35)는 그 정부수의 값에 따라 1문자 버퍼(34)에서 1격자 4점의 도트정보를 선택하고, 보간테이블 ROM(40)에 공급한다. 이때 확대시(dx, dy＜1)에 있어서는, 비트 선택회로(35)에, 1문자 버퍼(34)의 원문자패턴 격납영역외의 도트를 포함하는 1격자 4점의 도트정보에서 도트선택을 개시한다. 또, 축소시(dx, dy＞1)에 있어서는, 비트 선택회로(35)에, 1문자버퍼(34)의 원문자패턴 격납영역내의 어드레스를 표시하는 정의 값이 주어지므로써 원문자패턴 격납영역내의 1격자 4점의 도트정보에서 도트선택을 개시한다.

보간 테이블 ROM(40)은, 상기 래치회로(28, 31)로부터의 X방향 및 Y방향의 각 오프세트치(계 10비트)와 비트 선택회로(35)로부터의 주위 4점의 도트정보와 도트패턴 인식부(DSP)로부터의 1비트 보간치 절환 선택회로를 입력정보로하여, 그 내용에 따르는 8비트의 보간치를 출력한다. 이때, 비트 선택회로(35)에서 출력된 1격자 4점의 도트패턴의 도트패턴 인식부(DSP)에 의하여 인식되고, 제4도의 도시와 같이 특정의 도트패턴일때는, 다시 그 주위의 격자의 특정 도트의 온·오프 상태를 인식하고, 그 도트상태에 따른 1비트의 보간치 절환선택신호를 출력한다. 즉, 예를들면 제4도의 도시와같이, 주위 4점의 도트(D₀, D₁, D₂, D₃)중, 1점만이 오프 즉 "0"(도면에서는 백발로 표시하는 D₀)일때는, 다시 그 주의의 격자의 특정 도트(Da, Db)의 온·오프상태를 인식하고, Da, Db="1"이며, 제3(d)도의 도시와 같은 코오너 형태의 테이블(T1)을 선택하고, 또 Da, Db의 적어도 어느 한쪽이 "0"이면, 제3(f)도의 도시와 같은 사선형 타이프의 테이블(T0)을 선택하기 위해 보간치 절환선택신호를 출력한다. 또, 주위 4점의 도트(D₀, D₁, D₂, D₃)중, 1점만이 온 즉 "1"(도면에서는 흑점으로 표시하는D₀)일때는, 다시 그 주위의 격자의 특정 도트(Da, Db)의 온·오프 상태를 인식하고 Da, Db="0"이면, 제3(a)도의 도시와 같은 코오너 형태의 테이블(T1)을 선택하고, 또한 Da, Db의 적어도 어느 한쪽이 "1"이면 제3(e)도의 도시와 같은 사선형 형태의 테이블(T0)을 선택하도록 보간치 절환선택신호를 출력한다. 이와같이, 4점의 도트영역내에 위치하는 새로운 도트의 보간치는, 그 4점의 도트가 상기와 같은 특정의 패턴을 구성할 때, 다시 그 주위의 도트상태에 의하여 정해진다. 그리고 그 상기 보간테이블 ROM(40)에서 출력된 8비트(0∼255레벨)의 보간치는 비교기(41A, 41B)에 입력되어, 각각 대응되는 레지스터(25A, 25B)에 저장된 비교치 즉 임계치(th 1, th 2))와 비교되어, 보간치가 임계치를 초과하고 있으면 의미가 있는 도트인 것을 표시하는 "1"레벨의 신호를 출력하고 또, 보간치가 임계치를 초과하고 있지 아니하면 뜻이 없는 도트인 것을 표시하는 "0"레벨의 신호를 출력한다. 여기에서는 th 1＞th 2로서 비교기(41A)에서 전계조의 도트정보를 얻고, 비교기(41B)에서 반계조의 도트정보를 얻고 있다.

한편, 보간테이블ROM(40)에서 보간치가 선택출력된후, 래치회로(28)의 내용과 레지스터(21)의 내용이 가산회로(26)에 의하여 가산되는 동시에, 래치회로(31)의 내용과 레지스터(23)의 내용이 가산회로(29)에 의하여 가산되고, 그 가산결과의 데이타가 제어플립플롭(32)의 제어하에 각각 대응되는 데이터 셀렉터(27, 30)에서 선택되어, 래치회로(28, 31)에 래치된다. 이와같이 보간테이블 ROM(40)에서 보간치가 출력될때마다, 래치회로(28)의 어드레스치가 레지스터(21)의 값(새김폭 ; dx)에 따라 갱신되는 동시에 래치회로(31)의 어드레스치가 레지스터(23)의 값(새김폭 ; dy)에 따라 갱신된다.

이와같이 하여, 차례로 보간테이블 ROM(40)에서 출력된 보간치가 비교기(41A, 41B)에 의하여, 레지스터(25A, 25B)의 임계치(th 1, th 2)와 비교되고, 새로운 도트정보가 전계조, 반계조의 별로 생성된다.

그리고 상기 비교기(41A, 41B)에서 출력된 보간처리후의 각 새도트정보는, 각각 대응하는 레지스터(42A, 42B)에 저장되고, 1바이트 단위로 CPU 버스(12)상에 출력된다. 이 CPU 버스(12)상에 출력된 보간처리후의 새도트정보는 CPU(10)의 제어하에 차례로 메인 메모리(11)내의 미리 정해진 문자패턴 보존영역에 전계조, 반계조 별로 패턴별로 저장된다.

저장된후, 표시제어회로(13)의 제어하에 프레임메모리(14A, 14B)에 개별적으로 기억되어 각각 직, 병렬 변환최로(15)를 개재하여, CRT 표시부(16)의 비데오 회로에 송출되어, 합성되어 표시출력된다. 이로인해, CRT 표시부(16)의 표시화면에는 레지스터(25A)에 저장된 비교치(th 1) 이상의 보간치를 가지는 도트가 전계조로 표시되고, 레지스터(25A)에 저장된 비교치(th)에서 레지스터(25B)에 저장된 비교치(th 2)의 범위내에 있는 보간치를 가지는 도트만이 반계조로 표시된다. 이와같이 반계조 부분을 수반하는 문자가 지정된 확대·축소 배율을 가지고 표시출력되고, 구체적으로는 예를들면 제5도의 도시와 같이 사선부분에 있어서의 계단 형상의 형성부에 있어서, 그 묶인 부분을 반계조 도트(hd)로 표현할 매끈한 경사선을 가지는 문자표현이 가능해진다.

또한, 비교기(41A)에서 얻은 문자패턴 도트와 비교기(41)에서 얻은 문자패턴 도트와의 배타적 논리합을 취하므로써, 백발 문자패턴을 용이하게 얻을 수 있다.

또, 비교기(41A)만을 사용해서 도트보간한 문자패턴을 얻는것도 가능하고, 이때, 예를들면 레지스터(25A)에 확대·축소 배율의 역수를 S, 출력되는 문자패턴의 최소선폭을 A, 보간 최대치를 K로 정했을 때, T={1-(SA/2)}K로 주어지는 값 T를 세트하므로써, 확대·축소된 문자에 대하여 항상 균형이 잡힌 최적선폭의 문자패턴을 얻을 수 있다.

상기와 같은 도트 보간처리 동작에 의하여, 도트 보간후에 있어서의 문자패턴은, 사선부분에 있어서의 계단형상의 묶인 부분이 눈에 띄지 않고, 또한 각부가 결손되는 일도 없고, 대단히 인식이 쉽고 본래의 문자형태에 극히 가까운 고도의 문자표현이 가능하다. 또, 확대·축소 배율 및 복수의 계조도등도 대단히 세밀한 값으로 설정이 가능하고 임의의 크기의 문자를 쉽게 얻을 수 있는 동시에 레지스터(21, 22, 23, 24, 25A, 25B)중의 1개 또는 복수개의 임의로 선택지정하여, 그 값을 CPU(10)의 제어하에 차례로 또는 선택적으로 변화시키므로써, 문자의 확대·축소 뿐만 아니라 굵은선, 세선 또는 임의의 비율의 장체, 평체, 임의의 각의 경사체, 하부정돈식 경사체, 회전등의 문자표현이 쉽게되고, 고도의 문자수식을 할 수 있다. 예를들면 레지스터(21, 23)의 값을 2 : 1로 설정하면, 횡폭에 대하여 중폭을 2배로 한 장체 문자를 얻을 수 있고, 또 레지스터(21, 23)의 값을 1 : 1.2로 설정하면 종폭에 대하여 횡폭을 1.2배로 한 평체문자를 얻을 수 있다. 또 레지스터(22)의 값을 1슬라이스마다 차례로 변화시키므로써 소망의 경사체 문자를 얻을 수 있고, 레지스터(22, 24)의 값을 차례로 변환시키므로써 임의의 회전각을 가지는 문자를 얻을 수 있다.

또, 상기의 실시예에 있어서는, 보간치와의 비교를 취하여 세도트정보를 얻기위한 회로를 2조 설치하여 2개의 비교기(41A, 41B)에서 동시에 2종류의 도트정보를 얻는 구조로 구성했으나, 이것에 한정되지 않고, 예를들면 상기 비교수단을 1조만으로 하고, 비교치를 고쳐쓰므로써 동일문자 폰트에 대하여 복수종류의 문자패턴을 차례로 얻도록 해도된다.

이상의 상세한 설명과 같이 본 발명의 도트패턴 보간 시스템에 의하면, 규정된 도트 매트릭스 구성의 문자 폰트를 취급하는 장치에 있어서, 도트패턴 메모리에 격납된 임의의 문자 폰트의 도트 보간 및 수식을 높은 문자 품질로 유지하면서, 또한 배율의 임의적인 확대·축소가 용이하고 저가의 장치를 실현할 수 있다.

Claims

소정의 도트 매트릭스 구성의 문자패턴 데이터를 저장하는 도트패턴 메모리(33) ; 상기 도트패턴 메모리에서 임의의 위치에 있어서의 서로 인접되는 4점의 도트정보를 얻는 수단(34) ; 상기 4점의 도트정보에서 그 4점으로 둘러싸인 영역내에 있어서의 복수의 매트로 구성되는 보간치를 얻는 수단(40) ; 상기 보간치와의 비교를 위해 비교치를 기억하는 기억수단(42A, 42B) ; 상기 보간치와 비교치를 비교하여 도트 온 또는 도트 오프를 표시하는 판정 출력을 얻는 보간치 비교수단(41A, 41B)을 구비하는데, 상기 판정출력은 상기 메모리 수단에 기억된 비교치를 변경시킴으로써 제어되며, 상기 메모리 수단의 비교치는 상기 도트패턴의 확대/축소 배율에 따라 변화되는 것을 특징으로 하는 도트패턴 보간 시스템.
제1항에 있어서, 소정의 도트 매트릭스 구성의 문자패턴 데이터를 저장하는 도트패턴 메모리(33) ; 상기 도트패턴 메모리에서 임의의 위치에 있어서의 서로 인접되는 4점의 도트정보를 얻는 수단(34) ; 상기 4점의 도트정보에서 그 4점으로 둘러싸인 영역내에 있어서의 복수의 비트로 구성되는 보간치를 얻는 수단(40) ; 상기 보간치와의 비교를 위해 비교치 T를 기억하는 기억수단(42A, 42B) ; 상기 보간치와 비교치를 비교하여 도트 온 또는 도트 오프를 표시하는 판정 출력을 얻는 보간치 비교수단(41A, 41B)을 구비하는데 상기 판정 출력은 상기 메모리 수단에 기억된 비교치를 변경시킴으로써 제어되고, 상기 메모리 수단의 비교치는 상기 도트패턴의 확대/축소 배율에 따라 변화되며 상기 값 T는 T={1-(SA/2)}K를 만족하며, 여기서, S는 확대/축소 배율의 역수이고, A는 출력되는 문자패턴의 최소선폭이며, K는 보간 최대치로서 상기 비교치를 기억하는 기억수단내에 설정되는 것을 특징으로 하는 도트패턴 보간 시스템.