JPS60230235A - プリンタ用出力制御回路 - Google Patents
プリンタ用出力制御回路Info
- Publication number
- JPS60230235A JPS60230235A JP59085492A JP8549284A JPS60230235A JP S60230235 A JPS60230235 A JP S60230235A JP 59085492 A JP59085492 A JP 59085492A JP 8549284 A JP8549284 A JP 8549284A JP S60230235 A JPS60230235 A JP S60230235A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- microprocessor
- transfer
- output
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサシステムにおけるプリン
タ用出力制御回路に関する。
タ用出力制御回路に関する。
従来、マイクロプロセッサシステムでプリンタインタフ
ェースをもつ場合においては、接続するプリンタ装置が
低速の場合は、マイクロプロセッサによる準備状態のル
ックインとバイト毎の入出力アクセスを行ない、又高速
の場合は、直接メモリアクセス転送装置（以後ＤＭＡ転
送装置という）を用いたバースト転送方式であった。
ェースをもつ場合においては、接続するプリンタ装置が
低速の場合は、マイクロプロセッサによる準備状態のル
ックインとバイト毎の入出力アクセスを行ない、又高速
の場合は、直接メモリアクセス転送装置（以後ＤＭＡ転
送装置という）を用いたバースト転送方式であった。
しかるに、前者の場合は、マイクロプロセッサへの負荷
が増大するという欠点があり、又後者の場合はシステム
バスを局所的ではあるが専有してしまい、その間マイク
ロプロセッサ処理や他の処理ができなくなるという欠点
があった。
が増大するという欠点があり、又後者の場合はシステム
バスを局所的ではあるが専有してしまい、その間マイク
ロプロセッサ処理や他の処理ができなくなるという欠点
があった。
本発明は、ＤＭＡ転送装置を用いることでマイクロプロ
セッサの負荷を軽減し、又データ転送を従来の如きバー
スト転送、即ち一挙にＤＭＡ転送を行なってシステムバ
スを専有するのではなく、バイト単位のＤＭＡ転送を行
ない、しかもこのＤＭＡ転送と次のバイトのＤＭＡ転送
間の時間間隔を調整設定可能とすることにより、システ
ムバスにおける本ＤＭＡ転送のアクセス頻度を調整可能
として上記欠点を除去したプリンタ用出力制御回路を提
供することを目的とする。
セッサの負荷を軽減し、又データ転送を従来の如きバー
スト転送、即ち一挙にＤＭＡ転送を行なってシステムバ
スを専有するのではなく、バイト単位のＤＭＡ転送を行
ない、しかもこのＤＭＡ転送と次のバイトのＤＭＡ転送
間の時間間隔を調整設定可能とすることにより、システ
ムバスにおける本ＤＭＡ転送のアクセス頻度を調整可能
として上記欠点を除去したプリンタ用出力制御回路を提
供することを目的とする。
そのだめの本発明の構成は、マイクロプロセッサと、記
憶装置と、直接メモリアクセス転送装置と、プリンタ装
置用インタフェースとしての入出力装置と、これらを接
続するシステムバスとを具備してなシ、上記プリンタ装
置にブロック出力するデータ転送を、バイト毎に該マイ
クロプロセッサが処理するのでなく、上記転送装置が処
理を行ない、しかもその際使用する該システムバスへの
アクセス時間間隔を調整設定する回路を有する構成とし
たものである。
憶装置と、直接メモリアクセス転送装置と、プリンタ装
置用インタフェースとしての入出力装置と、これらを接
続するシステムバスとを具備してなシ、上記プリンタ装
置にブロック出力するデータ転送を、バイト毎に該マイ
クロプロセッサが処理するのでなく、上記転送装置が処
理を行ない、しかもその際使用する該システムバスへの
アクセス時間間隔を調整設定する回路を有する構成とし
たものである。
次に、その一実施例を図面と共に説明する。
第１図は本発明になるプリンタ用出力制御回路の一実施
例を適用したプリンタ制御システムのブロック図、第２
図は第１図中、Ａ部の詳細を示すブロック図である。
例を適用したプリンタ制御システムのブロック図、第２
図は第１図中、Ａ部の詳細を示すブロック図である。
第１図中、ｌはマイクロプロセッサ、２は記憶装置、３
は直接メモリアクセス転送装置、４はプリンタ用入出力
装置、５はタイマであシ、これらは、システムバス６に
よシ接続される。
は直接メモリアクセス転送装置、４はプリンタ用入出力
装置、５はタイマであシ、これらは、システムバス６に
よシ接続される。
入出力装置４Ｌプリンタ７に接続される。
第２図は、第１図のＡ部の詳細であり、８はレジスタ、
９はＤタイプ・フリップフロップ、１０はインバータ、
１１は３ＡＮＤ素子、１２は２０Ｒ素子である。又１３
はストローブ生成回路、【４はドライバであシ、入出力
装置４を構成する。尚２インＬ４ａ 、 １４ｂ 、
Ｌ４ｃは夫々プリンタ７に接続される。
９はＤタイプ・フリップフロップ、１０はインバータ、
１１は３ＡＮＤ素子、１２は２０Ｒ素子である。又１３
はストローブ生成回路、【４はドライバであシ、入出力
装置４を構成する。尚２インＬ４ａ 、 １４ｂ 、
Ｌ４ｃは夫々プリンタ７に接続される。
次にその動作に付き第３図も併せて説明する。
第２図、第３図中プリンタ７からのＢＵＳＹ信号りが「
０」の条件下において、各図中信号Ａが出力されると、
第３図中矢印１の如く、プリンタストローブ信号Ｂがパ
ルスとして出力される。
０」の条件下において、各図中信号Ａが出力されると、
第３図中矢印１の如く、プリンタストローブ信号Ｂがパ
ルスとして出力される。
これがプリンタ装置側に出力データＪと共に送られると
、第３図中矢印すの如く、ＢＵＳＹ信号りはｌとなる（
尚ストローブ生成回路［３から出力される準備信号Ｃは
ｌとなる）。これによシ、第３図中矢印１の如く、プリ
ンタストローブ信号Ｂは０となり、このｌ→０の変化で
第３図中矢印１の如く、フリップフロップ９の端子Ｑの
出力信号Ｅはｌとなる。するとタイマ５は、マイクロプ
ロセッサｌで設定されたレジスタ情報によシ任意時間の
間隔（第３図９符号ｔＡで示す）を取って、この後オー
バフローして出力信号Ｆを１とする。すると第３図中矢
印１の如く、信号Ｅがリセットされ０となる。又第３図
中、矢印ｆ、ｇ、ｈの如く、信号Ｆ１信号Ｃが共に１で
あシかつＤＭＡ転送制御装置３からのＤＭＡアクノリッ
ジ信号Ｈが００条件下でＤＭＡリクエスト信号Ｇが１と
なる。ＤＭＡリクエスト信号Ｇが１となり、かつＤＭＡ
転送制御装置３が予めそのように設定されているならば
、記憶装置２からプリンタドライバ［４ヘデータ出力Ｊ
及び入出力Ｗｒ ｉ ｔ ｅ 信号工が出力される。
、第３図中矢印すの如く、ＢＵＳＹ信号りはｌとなる（
尚ストローブ生成回路［３から出力される準備信号Ｃは
ｌとなる）。これによシ、第３図中矢印１の如く、プリ
ンタストローブ信号Ｂは０となり、このｌ→０の変化で
第３図中矢印１の如く、フリップフロップ９の端子Ｑの
出力信号Ｅはｌとなる。するとタイマ５は、マイクロプ
ロセッサｌで設定されたレジスタ情報によシ任意時間の
間隔（第３図９符号ｔＡで示す）を取って、この後オー
バフローして出力信号Ｆを１とする。すると第３図中矢
印１の如く、信号Ｅがリセットされ０となる。又第３図
中、矢印ｆ、ｇ、ｈの如く、信号Ｆ１信号Ｃが共に１で
あシかつＤＭＡ転送制御装置３からのＤＭＡアクノリッ
ジ信号Ｈが００条件下でＤＭＡリクエスト信号Ｇが１と
なる。ＤＭＡリクエスト信号Ｇが１となり、かつＤＭＡ
転送制御装置３が予めそのように設定されているならば
、記憶装置２からプリンタドライバ［４ヘデータ出力Ｊ
及び入出力Ｗｒ ｉ ｔ ｅ 信号工が出力される。
ＤＭＡリクエスト信号Ｇが受付けられると、第３図中矢
印１の如くアクノリッジ信号Ｈが１となシ、これにより
ＤＭＡリクエスト信号Ｇは直ちに０となる。このことは
、システムバス６の使用を１回の転送毎に他装置へ明は
渡すことを意味する。
印１の如くアクノリッジ信号Ｈが１となシ、これにより
ＤＭＡリクエスト信号Ｇは直ちに０となる。このことは
、システムバス６の使用を１回の転送毎に他装置へ明は
渡すことを意味する。
以後、ＤＭＡ転送制御は、これを繰返す訳であるが、第
３図中システムバスに使用するデバイス２１に示す如く
、タイマ５０時間間隔ｔＡを大きくすると、システムバ
ス６をプリンタ用として専有する時間間隔を大きくする
ことが可能である。従って、仰のマイクロプロセッサを
はじめとするシステムバス使用デバイス２１へ使用権を
明は渡すことが可能となる。
３図中システムバスに使用するデバイス２１に示す如く
、タイマ５０時間間隔ｔＡを大きくすると、システムバ
ス６をプリンタ用として専有する時間間隔を大きくする
ことが可能である。従って、仰のマイクロプロセッサを
はじめとするシステムバス使用デバイス２１へ使用権を
明は渡すことが可能となる。
以上説明した如く、本発明に係るプリンタ用出力制御回
路によれば、ＤＭＡ転送装置を用いることでマイクロプ
ロセッサの負荷を軽減し、又データ転送を従来の如きバ
ースト転送、即ち一挙にＤＭＡ転送を行なってシステム
バスを専有するのではなく、バイト単位のＤＭＡ転送を
行ない、しかもこのＤＭＡ転送と次のバイトのＤＭＡ転
送間の時間間隔を調整設定可能としているため、システ
ム全体のシステムバス使用頻度が適度に分散できるよう
になるという利点がある。
路によれば、ＤＭＡ転送装置を用いることでマイクロプ
ロセッサの負荷を軽減し、又データ転送を従来の如きバ
ースト転送、即ち一挙にＤＭＡ転送を行なってシステム
バスを専有するのではなく、バイト単位のＤＭＡ転送を
行ない、しかもこのＤＭＡ転送と次のバイトのＤＭＡ転
送間の時間間隔を調整設定可能としているため、システ
ム全体のシステムバス使用頻度が適度に分散できるよう
になるという利点がある。
第１図は本発明になるプリンタ用出力制御回路の一実施
例を適用したプリンタ制御システムのブロック図、第２
図は第１図中、Ａ部の詳細を示すブロック図、第３図は
上記回路の各種信号のタイムチャート及びシステムバス
の使用デバイスを示す図である。 １・・・マイクロプロセッサ ２・・・記憶装置 ３・・・ＤＭＡ転送装置４・・・プ
リンタ用入出力装置 ５・・・タイマ ６・・・システムバス７・・・プリン
タ ９・・・フリップフロップ１３・・・ストローブ生
成回路 １４・・・ドライバ２１・・・システムバスの
使用デバイス出願人 日本電気株式会社
例を適用したプリンタ制御システムのブロック図、第２
図は第１図中、Ａ部の詳細を示すブロック図、第３図は
上記回路の各種信号のタイムチャート及びシステムバス
の使用デバイスを示す図である。 １・・・マイクロプロセッサ ２・・・記憶装置 ３・・・ＤＭＡ転送装置４・・・プ
リンタ用入出力装置 ５・・・タイマ ６・・・システムバス７・・・プリン
タ ９・・・フリップフロップ１３・・・ストローブ生
成回路 １４・・・ドライバ２１・・・システムバスの
使用デバイス出願人 日本電気株式会社
Claims (1)
- マイクロプロセッサと、記憶装置と、直接メモリアクセ
ス転送装置と、プリンタ装置用インタフェースとしての
入出力装置と、これらを接続するシステムバスとを具備
してなり、上記プリンタ装置にブロック出力するデータ
転送を、バイト毎に該マイクロプロセッサが処理するの
でなく、上記転送装置が処理を行ない、しかもその際使
用する該システムバスへのアクセス時間間隔を調整設定
する回路を有することを特徴とするプリンタ用出力制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085492A JPS60230235A (ja) | 1984-04-27 | 1984-04-27 | プリンタ用出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085492A JPS60230235A (ja) | 1984-04-27 | 1984-04-27 | プリンタ用出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60230235A true JPS60230235A (ja) | 1985-11-15 |
Family
ID=13860428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085492A Pending JPS60230235A (ja) | 1984-04-27 | 1984-04-27 | プリンタ用出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60230235A (ja) |
-
1984
- 1984-04-27 JP JP59085492A patent/JPS60230235A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63303454A (ja) | バス拡張制御方式 | |
| JPS60230235A (ja) | プリンタ用出力制御回路 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS6280753A (ja) | バス制御方式 | |
| JP2976358B2 (ja) | バス獲得制御方式 | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 | |
| JPH05282239A (ja) | Ｄｍａ転送方式 | |
| JPH04130525A (ja) | データ転送制御方法及び装置 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH07281995A (ja) | データ転送方式 | |
| JPH0351018B2 (ja) | ||
| JPH056329A (ja) | ダイレクトメモリアクセスシステム | |
| JPS59223871A (ja) | デ−タ転送方式 | |
| JPS61143863A (ja) | バス分割制御方式 | |
| JPH03110655A (ja) | バス転送制御装置 | |
| JPS6133560A (ja) | デ−タ転送回路 | |
| JPS6361353A (ja) | デ−タ転送方法 | |
| KR950029957A (ko) | 시스템 제어기 모듈에서의 dma 제어기 및 dmac 동작방법 |