JPH04130525A - データ転送制御方法及び装置 - Google Patents
データ転送制御方法及び装置Info
- Publication number
- JPH04130525A JPH04130525A JP2251274A JP25127490A JPH04130525A JP H04130525 A JPH04130525 A JP H04130525A JP 2251274 A JP2251274 A JP 2251274A JP 25127490 A JP25127490 A JP 25127490A JP H04130525 A JPH04130525 A JP H04130525A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- transfer
- terminal
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims abstract description 43
- 230000007717 exclusion Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
少なくとも一方の端末がセントロニクス準拠のインタフ
ェースを使用した複数の端末を1つのCPUに接続し、
これら端末とメモリとの間で同一のチャネルを排他的に
共用してダイレクトメモリアクセスによりデータを転送
するデータ処理装置のデータ転送制御方法及び装置に間
し、複数の端末によるデータ転送時のダイレクトメモリ
アクセスコントロールチャネルの占有時間を効果的に振
り分けることによりデータ処理時間を短縮することを目
的とし、 改行コードを含む1行分のデータを2分割して前半のデ
ータを一方の端末がダイレクトメモリアクセスにより転
送した後、他方の端末がそのチャネルを獲得してダイレ
クトメモリアクセスによりデータを転送し、その間に一
方の端末が後半のデータをダイレクトメモリアクセスに
よらずに転送するように構成する。
ェースを使用した複数の端末を1つのCPUに接続し、
これら端末とメモリとの間で同一のチャネルを排他的に
共用してダイレクトメモリアクセスによりデータを転送
するデータ処理装置のデータ転送制御方法及び装置に間
し、複数の端末によるデータ転送時のダイレクトメモリ
アクセスコントロールチャネルの占有時間を効果的に振
り分けることによりデータ処理時間を短縮することを目
的とし、 改行コードを含む1行分のデータを2分割して前半のデ
ータを一方の端末がダイレクトメモリアクセスにより転
送した後、他方の端末がそのチャネルを獲得してダイレ
クトメモリアクセスによりデータを転送し、その間に一
方の端末が後半のデータをダイレクトメモリアクセスに
よらずに転送するように構成する。
[産業上の利用分野]
本発明は、少なくとも一方の端末がセントロニクス準拠
のインタフェースを使用した複数の端末を1つのCPU
に接続し、これら端末とメモリとの間で同一のチャネル
を排他的に共有してダイレクトメモリアクセスによりデ
ータを転送するデータ処理装置のデータ転送制御方法及
び装置に関する。
のインタフェースを使用した複数の端末を1つのCPU
に接続し、これら端末とメモリとの間で同一のチャネル
を排他的に共有してダイレクトメモリアクセスによりデ
ータを転送するデータ処理装置のデータ転送制御方法及
び装置に関する。
[従来の技術]
従来、この種の装置のデータ転送制御方法においては、
例えば2つの端末の一方がセントロニクス準拠のインタ
フェースを使用したシリアルプリンタであり、他方の端
末がレーザプリンタである場合、印刷データをメモリか
らシリアルプリンタへダイレクトメモリアクセス(以下
、DMAと略す。)により転送して印字するに際し、印
刷データは改行コードを含む1行革位のデータとして作
成され、その1行革位ごとにシリアルプリンタに転送さ
れていた。このため、シリアルプリンタによる1行分の
データの印字が終了した後に、他方のレーザプリンタが
DMAコントローラ(以下、DMACと略す。)の同じ
チャネルを獲得してデータのDMA転送を行なっていた
。
例えば2つの端末の一方がセントロニクス準拠のインタ
フェースを使用したシリアルプリンタであり、他方の端
末がレーザプリンタである場合、印刷データをメモリか
らシリアルプリンタへダイレクトメモリアクセス(以下
、DMAと略す。)により転送して印字するに際し、印
刷データは改行コードを含む1行革位のデータとして作
成され、その1行革位ごとにシリアルプリンタに転送さ
れていた。このため、シリアルプリンタによる1行分の
データの印字が終了した後に、他方のレーザプリンタが
DMAコントローラ(以下、DMACと略す。)の同じ
チャネルを獲得してデータのDMA転送を行なっていた
。
第4図は従来のこのようなデータ処理装置におけるデー
タ転送制御動作を示している。まず、シリアルプリンタ
のドライバがDMACチャネル獲得要求をCPUに求め
、CPUがこれを許可してシリアルプリンタドライバが
DMACチャネルを獲得すると、第m+1行のすべての
データ(Nバイト)の転送を開始する(ステップ41)
。
タ転送制御動作を示している。まず、シリアルプリンタ
のドライバがDMACチャネル獲得要求をCPUに求め
、CPUがこれを許可してシリアルプリンタドライバが
DMACチャネルを獲得すると、第m+1行のすべての
データ(Nバイト)の転送を開始する(ステップ41)
。
この間、レーザプリンタのドライバがDMA Cチャネ
ルの獲得要求を出していてもぐステップ44)、そのチ
ャネルはシリアルプリンタにより排他的に使用されてい
るので、CPUはこれを許可せず、レーザプリンタは待
ち状態となる。
ルの獲得要求を出していてもぐステップ44)、そのチ
ャネルはシリアルプリンタにより排他的に使用されてい
るので、CPUはこれを許可せず、レーザプリンタは待
ち状態となる。
シリアルプリンタは、第m+1行のデータ転送が行われ
ている間、その前の第m行の印字を行なっており、その
印字および改行が終了した時点で(ステップ42)、第
m+1行のデータの転送を終了させ、シリアルプリンタ
ドライバがDMACチャネルを解放するとともに、第m
+1行の印字を開始する(ステップ43)。
ている間、その前の第m行の印字を行なっており、その
印字および改行が終了した時点で(ステップ42)、第
m+1行のデータの転送を終了させ、シリアルプリンタ
ドライバがDMACチャネルを解放するとともに、第m
+1行の印字を開始する(ステップ43)。
DMACチャネルが解放されると、CPUはレーザプリ
ンタから求められていたチャネル獲得要求を許可し、レ
ーザプリンタドライバがそのチャネルを獲得してデータ
のDMA転送を開始する(ステップ45)。
ンタから求められていたチャネル獲得要求を許可し、レ
ーザプリンタドライバがそのチャネルを獲得してデータ
のDMA転送を開始する(ステップ45)。
[発明が解決しようとする課題]
しかしながら、上記した従来のデータ転送制御方法にお
いては、シリアルプリンタが転送する1行革位のデータ
(Nバイト)は、その前半に相当する大部分のデータ(
N−1バイト)がDMA転送により短時間に転送される
のに対し、改行コードを含む残りの後半の一部のデータ
(1バイト)は、シリアルプリンタがその前の第m行分
のすべてのデータを実際に印字し終わってからでないと
シリアルプリンタドライバが転送終了信号を送出しない
ので、その間はDMACチャネルを占有し続けることに
なり、レーザプリンタの待ち時間が長くなり、レーザプ
リンタの性能が十分に発揮されず、データの処理時間が
長くなる問題点があった。
いては、シリアルプリンタが転送する1行革位のデータ
(Nバイト)は、その前半に相当する大部分のデータ(
N−1バイト)がDMA転送により短時間に転送される
のに対し、改行コードを含む残りの後半の一部のデータ
(1バイト)は、シリアルプリンタがその前の第m行分
のすべてのデータを実際に印字し終わってからでないと
シリアルプリンタドライバが転送終了信号を送出しない
ので、その間はDMACチャネルを占有し続けることに
なり、レーザプリンタの待ち時間が長くなり、レーザプ
リンタの性能が十分に発揮されず、データの処理時間が
長くなる問題点があった。
本発明は、このような従来の問題点を解決するものであ
り、複数の端末によるデータ転送時のDMACチャネル
の占有時間を効果的に振り分けることによりデータ処理
時間を短縮することのできるデータ転送制御方法及び装
置を提供することを目的とする。
り、複数の端末によるデータ転送時のDMACチャネル
の占有時間を効果的に振り分けることによりデータ処理
時間を短縮することのできるデータ転送制御方法及び装
置を提供することを目的とする。
[課題を解決するための手段]
本発明は、上記目的を達成するために、第1図の原理図
に示すように、改行コードを含む1行分のデータを2分
割し、前半のデータを一方の端末がDMAにより転送し
くステップ11)、転送終了後そのチャネルを解放しく
ステップ12)、他方の端末がそのチャネルを獲得して
DMAによりデータを転送しくステップ13)、その間
に一方の端末が後半のデータをDMAによらずに転送す
る(ステップ14)ように構成したものである。
に示すように、改行コードを含む1行分のデータを2分
割し、前半のデータを一方の端末がDMAにより転送し
くステップ11)、転送終了後そのチャネルを解放しく
ステップ12)、他方の端末がそのチャネルを獲得して
DMAによりデータを転送しくステップ13)、その間
に一方の端末が後半のデータをDMAによらずに転送す
る(ステップ14)ように構成したものである。
また、本発明はこのようなデータ転送制御を行なうため
に、データ転送制御装置に、複数の端末及びメモリの間
で排他的に共用される第1のチャネルと、前記複数の端
末及びメモリの間で、ダイレクトメモリアクセスコント
ローラ(24)を介して排他的に共用される第2のチャ
ネルと、を備えたことを要旨とする。
に、データ転送制御装置に、複数の端末及びメモリの間
で排他的に共用される第1のチャネルと、前記複数の端
末及びメモリの間で、ダイレクトメモリアクセスコント
ローラ(24)を介して排他的に共用される第2のチャ
ネルと、を備えたことを要旨とする。
[作用]
実施例においては、改°行コードを含む1行分のデータ
(Nバイト)が前半のN−1バイトと後半の1バイトに
2分割され、一方の端末がその前半のN−1バイトのデ
ータをDMA転送により転送した後、他方の端末がその
DMACチャネルを獲得してデータをDMA転送すると
ともに、一方の端末は、他方の端末がデータ転送を行な
っている間に、残りの1バイトのデータをDMAによら
ないで転送する。この1バイトの転送は、CPUによる
プログラム転送により行われ、その転送終了後は、端末
か前の行の処理を終了するまで引き延ばされるが、この
1バイトの転送起動から終了までの時間は、従来、他方
の端末がDMAチャンネルの獲得待ちをしていた時間で
ある。なお、この端末に対して転送起動してから終了す
るまでの時間は、前の行の処理を行なう端末の性能に依
存する。この結果、他方の端末の待ち時間だけが少なく
なり、その性能を十分に発揮させることができ、端末全
体のデータ処理時間を短縮することができる。
(Nバイト)が前半のN−1バイトと後半の1バイトに
2分割され、一方の端末がその前半のN−1バイトのデ
ータをDMA転送により転送した後、他方の端末がその
DMACチャネルを獲得してデータをDMA転送すると
ともに、一方の端末は、他方の端末がデータ転送を行な
っている間に、残りの1バイトのデータをDMAによら
ないで転送する。この1バイトの転送は、CPUによる
プログラム転送により行われ、その転送終了後は、端末
か前の行の処理を終了するまで引き延ばされるが、この
1バイトの転送起動から終了までの時間は、従来、他方
の端末がDMAチャンネルの獲得待ちをしていた時間で
ある。なお、この端末に対して転送起動してから終了す
るまでの時間は、前の行の処理を行なう端末の性能に依
存する。この結果、他方の端末の待ち時間だけが少なく
なり、その性能を十分に発揮させることができ、端末全
体のデータ処理時間を短縮することができる。
[実施例]
第2図は本発明の一実施例におけるデータ処理装置の構
成を示している。第2図において、21はCPU(中央
処理装置)、22はメモリ、23はフレームメモリ、2
4はDMAC(ダイレクトメモリアクセスコントローラ
)、25は一方の転送/割込みLSI、26は他方の転
送/割込みLSI、27はこれら各部を互いに接続する
バス、28は一方の転送/割込みLSI25に接続され
たシリアルプリンタ、28aはシリアルプリンタ28に
内蔵されたドライバ、29は他方の転送/割込みLSI
26に接続されたレーザプリンタ、29aはレーザプリ
ンタ29に内蔵されたドライバである。また、30はメ
モリ22と転送/割込みLSI26.26との間に接続
された第1のチャネル、31は前記第1のチャネル30
とは別にメモリ22と転送/割込みLSI25.26と
の間でDMAC24を介して接続された第2のチャネル
である。これら第1のチャネル30及び第2のチャネル
31はいずれも、端末であるシリアルプリンタ28.2
9及びメモリ22の間で排他的に共用される。
成を示している。第2図において、21はCPU(中央
処理装置)、22はメモリ、23はフレームメモリ、2
4はDMAC(ダイレクトメモリアクセスコントローラ
)、25は一方の転送/割込みLSI、26は他方の転
送/割込みLSI、27はこれら各部を互いに接続する
バス、28は一方の転送/割込みLSI25に接続され
たシリアルプリンタ、28aはシリアルプリンタ28に
内蔵されたドライバ、29は他方の転送/割込みLSI
26に接続されたレーザプリンタ、29aはレーザプリ
ンタ29に内蔵されたドライバである。また、30はメ
モリ22と転送/割込みLSI26.26との間に接続
された第1のチャネル、31は前記第1のチャネル30
とは別にメモリ22と転送/割込みLSI25.26と
の間でDMAC24を介して接続された第2のチャネル
である。これら第1のチャネル30及び第2のチャネル
31はいずれも、端末であるシリアルプリンタ28.2
9及びメモリ22の間で排他的に共用される。
次に上記実施例の動作について、第3図に示すフローチ
ャートを参照して説明する。まず、シリアルプリンタ2
8のドライバ28aがDMAC24のチャネル獲得要求
をCPU21に求め、CPU21がこれを許可してシリ
アルプリンタドライバ28aがDMAC24のチャネル
を獲得すると、DMAC24が第m+1行のデータにお
ける前半のN−1バイトのデータをメモリ22から一方
の転送/割込みLSI25に転送を開始する(ステップ
31)。
ャートを参照して説明する。まず、シリアルプリンタ2
8のドライバ28aがDMAC24のチャネル獲得要求
をCPU21に求め、CPU21がこれを許可してシリ
アルプリンタドライバ28aがDMAC24のチャネル
を獲得すると、DMAC24が第m+1行のデータにお
ける前半のN−1バイトのデータをメモリ22から一方
の転送/割込みLSI25に転送を開始する(ステップ
31)。
この間、レーザプリンタ29のドライバ29aがDMA
Cチャネルの獲得要求をCPU21に対し求めると(ス
テップ36)、そのチャネルはシリアルプリンタ28に
より排他的に使用されているので、CPU21はこれを
許可せず、レーザプリンタ29は待ち状態となる。
Cチャネルの獲得要求をCPU21に対し求めると(ス
テップ36)、そのチャネルはシリアルプリンタ28に
より排他的に使用されているので、CPU21はこれを
許可せず、レーザプリンタ29は待ち状態となる。
一方の転送/割込みLSI25に対する第m+1行のう
ちの前半のN−1バイトのデータ転送が終了すると、シ
リアルプリンタドライバ28aは、DMACチャネルを
解放する(ステップ32)。
ちの前半のN−1バイトのデータ転送が終了すると、シ
リアルプリンタドライバ28aは、DMACチャネルを
解放する(ステップ32)。
DMACチャネルが解放されると、CPU21は、レー
ザプリンタ29から求められていたチャネル獲得要求を
許可し、レーザプリンタドライバ29aがDMAC24
のチャネルを獲得してDMAC24が他方の転送/割込
みLSI26に対してメモリ22からデータの転送を開
始する(ステップ37)。
ザプリンタ29から求められていたチャネル獲得要求を
許可し、レーザプリンタドライバ29aがDMAC24
のチャネルを獲得してDMAC24が他方の転送/割込
みLSI26に対してメモリ22からデータの転送を開
始する(ステップ37)。
一方、DMACチャネルを解放したシリアルプリンタド
ライバ28aは、第m+1行のうちの残りの後半の1バ
イトのデータをDMAによらずにCPU21によるプロ
グラム転送を行なう(ステップ33)。すなわち、その
最後の1バイトのデータをCPU21がメモリ22から
転送/割込LSI26に移した後、シリアルプリンタ2
8に対して転送する。
ライバ28aは、第m+1行のうちの残りの後半の1バ
イトのデータをDMAによらずにCPU21によるプロ
グラム転送を行なう(ステップ33)。すなわち、その
最後の1バイトのデータをCPU21がメモリ22から
転送/割込LSI26に移した後、シリアルプリンタ2
8に対して転送する。
シリアルプリンタ28は、このようなデータ転送が行な
われている間、その前の第m行の印字を行なっており、
その印字および改行が終了すると(ステップ34)、そ
の信号がシリアルプリンタ28から一方の転送/割込み
LSI26に送られて、第m+1行における後半のデー
タ転送が終了し、シリアルプリンタ28による印字を開
始する(ステップ35)。
われている間、その前の第m行の印字を行なっており、
その印字および改行が終了すると(ステップ34)、そ
の信号がシリアルプリンタ28から一方の転送/割込み
LSI26に送られて、第m+1行における後半のデー
タ転送が終了し、シリアルプリンタ28による印字を開
始する(ステップ35)。
このように、上記実施例によれば、シリアルプリンタ2
8における第m+1行のデータのうちの前半のN−1バ
イトのデータをDMA転送した後、そのDMACチャネ
ルを解放してレーザプリンタ29が使用できるようにし
たので、レーザプリンタ29における待ち時間が少なく
なり、その性能低下を防止することができ、データの処
理時間を短縮することができる。
8における第m+1行のデータのうちの前半のN−1バ
イトのデータをDMA転送した後、そのDMACチャネ
ルを解放してレーザプリンタ29が使用できるようにし
たので、レーザプリンタ29における待ち時間が少なく
なり、その性能低下を防止することができ、データの処
理時間を短縮することができる。
[発明の効果コ
以上説明したように、本発明によれば、改行コードを含
む1行分のデータを2分割して前半のデータを一方の端
末がダイレクトメモリアクセスにより転送した後、他方
の端末がそのチャネルを獲得してダイレクトメモリアク
セスによりデータを転送し、その間に一方の端末が後半
のデータをダイレクトメモリアクセスによらずに転送す
るようにしたので、他方の端末の待ち時間を最小限に抑
えることができ、同一のチャネルを共有している2つの
端末の性能低下を防止することができ、端末全体のデー
タ処理時間を短縮することができる。
む1行分のデータを2分割して前半のデータを一方の端
末がダイレクトメモリアクセスにより転送した後、他方
の端末がそのチャネルを獲得してダイレクトメモリアク
セスによりデータを転送し、その間に一方の端末が後半
のデータをダイレクトメモリアクセスによらずに転送す
るようにしたので、他方の端末の待ち時間を最小限に抑
えることができ、同一のチャネルを共有している2つの
端末の性能低下を防止することができ、端末全体のデー
タ処理時間を短縮することができる。
第1図は本発明の詳細な説明する原理図、第2図は本発
明の一実施例を示すデータ処理装置のブロック図、第3
図は本発明の一実施例のデータ制御方法における動作を
示すフローチャート、第4図は従来のデータ制御方法に
おける動作を示すフローチャートである。 21・・・CPU(中央処理装置)、22・・・メモリ
、23・・・フレームメモリ、24・・・D M A
C(’)’イレクトメモリアクセスコントローラ)、2
5・・・一方の転送/割込みLSI、26・・・他方の
転送/割込みLS 1.27・・・バス、28・・・シ
リアルプリンタ、28a・・・シリアルプリンタドライ
バ、29・・・レーザプリンタ、29a・・・レーザプ
リンタドライバ。 発明の原理図 第 図
明の一実施例を示すデータ処理装置のブロック図、第3
図は本発明の一実施例のデータ制御方法における動作を
示すフローチャート、第4図は従来のデータ制御方法に
おける動作を示すフローチャートである。 21・・・CPU(中央処理装置)、22・・・メモリ
、23・・・フレームメモリ、24・・・D M A
C(’)’イレクトメモリアクセスコントローラ)、2
5・・・一方の転送/割込みLSI、26・・・他方の
転送/割込みLS 1.27・・・バス、28・・・シ
リアルプリンタ、28a・・・シリアルプリンタドライ
バ、29・・・レーザプリンタ、29a・・・レーザプ
リンタドライバ。 発明の原理図 第 図
Claims (1)
- 【特許請求の範囲】 1)少なくとも一方の端末がセントロニクス準拠のイン
タフェースを使用した複数の端末を1つのCPUに接続
し、これら端末とメモリとの間で同一のチャネルを排他
的に共用してダイレクトメモリアクセスによりデータを
転送するデータ処理装置において、各種コードデータを
含む所定量のデータを分割し、前半のデータを一方の端
末がダイレクトメモリアクセスにより転送し(11)、
転送終了後そのチャネルを解放し(12)、他方の端末
がそのチャネルを獲得してダイレクトメモリアクセスに
よりデータを転送し(13)、その間に一方の端末が後
半のデータをダイレクトメモリアクセスによらずに転送
する(14)ようにしたデータ転送制御方法。 2)CPU(21)と、CPUに接続された複数の端末
(28)、(29)と、端末に転送されるデータを格納
するメモリ(22)と、前記複数の端末及びメモリの間
で排他的に共用される第1のチャネル(30)と、前記
複数の端末及びメモリの間で、ダイレクトメモリアクセ
スコントローラ(24)を介して排他的に共用される第
2のチャネル(31)と、を備えたデータ転送制御装置
。 3)端末と、メモリとは第1のチャネルを通してダイレ
クトメモリアクセスによらないデータ転送を行なう一方
、第2のチャネルを通してダイレクトメモリアクセスに
よるデータ転送を行なうことを特徴とする請求項2記載
のデータ転送制御装置。 4)第1のチャネルを通したデータ転送と第2のチャネ
ルを通したデータ転送は同時に並行して実行し得る事を
特徴とする請求項3記載のデータ転送制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251274A JPH04130525A (ja) | 1990-09-20 | 1990-09-20 | データ転送制御方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251274A JPH04130525A (ja) | 1990-09-20 | 1990-09-20 | データ転送制御方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130525A true JPH04130525A (ja) | 1992-05-01 |
Family
ID=17220360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2251274A Pending JPH04130525A (ja) | 1990-09-20 | 1990-09-20 | データ転送制御方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130525A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7337566B2 (en) | 2004-02-12 | 2008-03-04 | Denso Corporation | Automotive display unit |
-
1990
- 1990-09-20 JP JP2251274A patent/JPH04130525A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7337566B2 (en) | 2004-02-12 | 2008-03-04 | Denso Corporation | Automotive display unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7072996B2 (en) | System and method of transferring data between a processing engine and a plurality of bus types using an arbiter | |
US7660916B2 (en) | Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware | |
JP3055917B2 (ja) | データ転送制御装置 | |
JP3206458B2 (ja) | Dma転送方式 | |
JP4829408B2 (ja) | 画像処理方法及び画像処理装置 | |
JPH04130525A (ja) | データ転送制御方法及び装置 | |
JP2624989B2 (ja) | データ転送制御装置 | |
JPH05282242A (ja) | バス制御方式 | |
JPS581454B2 (ja) | 入出力制御方式 | |
JP2985496B2 (ja) | Dma転送方式 | |
JP2687716B2 (ja) | 情報処理装置 | |
JP2001014266A (ja) | Dma転送回路およびdma転送方法 | |
JPS6217780B2 (ja) | ||
JPH07210498A (ja) | バス調停回路 | |
JPH10254817A (ja) | Dma転送制御システム | |
JPH05257883A (ja) | データ処理装置 | |
JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
JPH0333966A (ja) | メモリ制御回路 | |
JPS60136853A (ja) | デ−タ転送方式 | |
JPH02278362A (ja) | データ転送制御方式 | |
JPH04346150A (ja) | データ転送処理システム | |
JPH04149757A (ja) | バス制御方式 | |
JPH08278942A (ja) | 情報処理システム及びバス調停方法 | |
JPH04158466A (ja) | プロセツサ間データ転送方式 | |
JPH05204826A (ja) | データ処理装置 |