JPS60229525A - ミユ−トパルス発生回路 - Google Patents
ミユ−トパルス発生回路Info
- Publication number
- JPS60229525A JPS60229525A JP59086432A JP8643284A JPS60229525A JP S60229525 A JPS60229525 A JP S60229525A JP 59086432 A JP59086432 A JP 59086432A JP 8643284 A JP8643284 A JP 8643284A JP S60229525 A JPS60229525 A JP S60229525A
- Authority
- JP
- Japan
- Prior art keywords
- mute
- microcomputer
- power
- mute pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン受像機や、ラジオ受信機、ＦＭチ
ューナー等において、マイクロコンピユー２ ベース タを用いて電源オン時のＤＣ立上りによる、雑音をミュ
ートする為のミュートパルスを発生するところのミュー
トパルス発生回路に関するものである。
ューナー等において、マイクロコンピユー２ ベース タを用いて電源オン時のＤＣ立上りによる、雑音をミュ
ートする為のミュートパルスを発生するところのミュー
トパルス発生回路に関するものである。
従来例の構成とその問題点
従来のマイクロコンピュータによるミュート装置におい
て、第１図に示す様に、電源オン時の電源電圧の立上り
に対し、マイクロコンピュータのリセット端子の電圧の
立上りは、マイクロコンピュータに接続されているリセ
ット用外部抵抗とコンデンサーにより、リセット用外部
抵抗、コンデンサーによる立上り波形の様な立上りとな
り、マイクロコンピュータの内部のリセットは時刻ｔ１
で行なわれるようになる。
て、第１図に示す様に、電源オン時の電源電圧の立上り
に対し、マイクロコンピュータのリセット端子の電圧の
立上りは、マイクロコンピュータに接続されているリセ
ット用外部抵抗とコンデンサーにより、リセット用外部
抵抗、コンデンサーによる立上り波形の様な立上りとな
り、マイクロコンピュータの内部のリセットは時刻ｔ１
で行なわれるようになる。
よって、電源がオンされて後、マイクロコンピュータの
内部のリセットの立上りが１Ｈ”になるまで、マイクロ
コンピュータは動作を始めていない為、マイクロコンピ
ュータから出力されるミュートパルスは不定の状態であ
る。その為、マイクロコンピュータよりのミュートパル
スでは電源オンから、マンクロコンピユータかりセント
されるまでに発生する不要な信号をミュートできないと
いう問題がある。
内部のリセットの立上りが１Ｈ”になるまで、マイクロ
コンピュータは動作を始めていない為、マイクロコンピ
ュータから出力されるミュートパルスは不定の状態であ
る。その為、マイクロコンピュータよりのミュートパル
スでは電源オンから、マンクロコンピユータかりセント
されるまでに発生する不要な信号をミュートできないと
いう問題がある。
発明の目的
本発明は上記の欠点を除去し、電源オン時からマイクロ
コンピュータにリセットをかけて、マイクロコンピュー
タが正常に動作する期間の時刻１での電源オン時に発生
する不要な信号をミュートすることのできるミュートパ
ルスを発生するミュートパルス発生回路を提供する事を
目的とする。
コンピュータにリセットをかけて、マイクロコンピュー
タが正常に動作する期間の時刻１での電源オン時に発生
する不要な信号をミュートすることのできるミュートパ
ルスを発生するミュートパルス発生回路を提供する事を
目的とする。
発明の構成
本発明によるミュートパルス発生回路は、マイクロコン
ピュータのミュートパルスヲ発生するポートにＮＰＮ）
ランジスタのエミッタを接続し、そのＮＰＮトランジス
タのコレクタには電源との間にプルアップ抵抗を接続し
、かつ上記ＮＰＮトランジスタのベースには、グラウン
ドとの間に第１の抵抗とコンデンサーとの並列回路を接
続し、さらにこのＮＰＮ）ランジスタのベースには電源
との間に第２の抵抗とダイオードとの並列回路を接続し
、上記ダイオードはアノードをベース側に、カソードを
電源側に接続し、上記Ｎ Ｐ Ｎ １．ランジスタのコ
レクタよりミュー！・パルスを得るようにしたものであ
り、これにより電源オン時からマイクロコンピュータの
りセントが動作するまでの間にミュートパルスを発生す
ることができ、電源オン時における不要信号をミュート
する事ができる。
ピュータのミュートパルスヲ発生するポートにＮＰＮ）
ランジスタのエミッタを接続し、そのＮＰＮトランジス
タのコレクタには電源との間にプルアップ抵抗を接続し
、かつ上記ＮＰＮトランジスタのベースには、グラウン
ドとの間に第１の抵抗とコンデンサーとの並列回路を接
続し、さらにこのＮＰＮ）ランジスタのベースには電源
との間に第２の抵抗とダイオードとの並列回路を接続し
、上記ダイオードはアノードをベース側に、カソードを
電源側に接続し、上記Ｎ Ｐ Ｎ １．ランジスタのコ
レクタよりミュー！・パルスを得るようにしたものであ
り、これにより電源オン時からマイクロコンピュータの
りセントが動作するまでの間にミュートパルスを発生す
ることができ、電源オン時における不要信号をミュート
する事ができる。
実施例の説明
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第２図は本発明の一実施例におけるミュートパルス発生
回路の回路図である。
回路の回路図である。
第２図において、マイクロコンピュータ１のミューＩ・
出力用ポート２が正常に動作を行ない始めるタイミング
は、外部り七ソト用抵抗３とコンデンサー４による第３
図の”り士ノド用外部抵抗とコンデンサーによる立上り
”により、マイクロコンピュータの内部リセットの立上
り波形の様に動作する為、電源オンから、マイクロコン
ピュータ１が動作を開始するポイント１での期間、マイ
クロコンピュータ１のポート２は不定の状態となってい
る。
出力用ポート２が正常に動作を行ない始めるタイミング
は、外部り七ソト用抵抗３とコンデンサー４による第３
図の”り士ノド用外部抵抗とコンデンサーによる立上り
”により、マイクロコンピュータの内部リセットの立上
り波形の様に動作する為、電源オンから、マイクロコン
ピュータ１が動作を開始するポイント１での期間、マイ
クロコンピュータ１のポート２は不定の状態となってい
る。
よって本ミュートパルス発住回路は、マイクロコンピュ
ータ１内のポートのミュートパルス発生トランジスタ５
のコレクタ（またはドレイン）にＮＰＮ）ランジスタロ
のエミッタを接続し、そのトランジスタ６のコレクタに
はプルアップ抵抗７が電源ライン８との間に接続されて
いる。
ータ１内のポートのミュートパルス発生トランジスタ５
のコレクタ（またはドレイン）にＮＰＮ）ランジスタロ
のエミッタを接続し、そのトランジスタ６のコレクタに
はプルアップ抵抗７が電源ライン８との間に接続されて
いる。
抵抗９，１ｏとコンデンサー１１で構成される回路は、
電源オン時にトランジスタ６がオンするのを遅延させる
為のもので、そのベースの電位は第３図の”９，１０．
１１による遅延回路の立上り特性″の様な電圧立上り特
性を持つ。よって、電源オン時において抵抗９，１０、
コンデンサー１１によって決定される時定数の期間、ミ
ュートパルスは電源電圧の立上りとともに第３図の様に
ライン１２に出力され、その後は、トランジスタ６が導
通している為、ミュートパルスは、マイクロコンピュー
タ１のミュートパルス発生トランジスタ５により制御さ
れる。よって、このミュート６２、−７ パルスにより、ミュート回路１３を制御すれば、電源立
上りにおける不要な信号はミュー１・する事が可能とな
る。
電源オン時にトランジスタ６がオンするのを遅延させる
為のもので、そのベースの電位は第３図の”９，１０．
１１による遅延回路の立上り特性″の様な電圧立上り特
性を持つ。よって、電源オン時において抵抗９，１０、
コンデンサー１１によって決定される時定数の期間、ミ
ュートパルスは電源電圧の立上りとともに第３図の様に
ライン１２に出力され、その後は、トランジスタ６が導
通している為、ミュートパルスは、マイクロコンピュー
タ１のミュートパルス発生トランジスタ５により制御さ
れる。よって、このミュート６２、−７ パルスにより、ミュート回路１３を制御すれば、電源立
上りにおける不要な信号はミュー１・する事が可能とな
る。
なお、ダイオード１４は、電源オン時にコンデンサー１
１の電荷をただちに放電する為のものである。
１の電荷をただちに放電する為のものである。
発明の効果
以上の様に本発明によれば、電源オン時におけるマイク
ロコンピュータの出力ミュート端子が不定の状態でも、
電源オン時の不要な信号をミュートする事ができ、マイ
クロコンピュータがリセットがかかり正常に動作しはじ
めた後には、マイクロコンピュータのミュート出力によ
り動作する事ができるという効果を奏する。
ロコンピュータの出力ミュート端子が不定の状態でも、
電源オン時の不要な信号をミュートする事ができ、マイ
クロコンピュータがリセットがかかり正常に動作しはじ
めた後には、マイクロコンピュータのミュート出力によ
り動作する事ができるという効果を奏する。
第１図は従来例における電源オン時のマイクロコンピュ
ータの動作タイミング図、第２図は本発明の一実施例に
おけるミュートパルス発生回路のブロック図、第３図は
第２図の動作説明のだめのタイミング図である。 １・・・・・マイクロコンピュータ、２・・・・・・出
力ポート、５・・・・・ベユートパルス発生）ランジス
タ、６・・・・・ＮＰＮ）ランジスタ、７・・・・・・
プルアップ抵抗、８・・・・・・電源ライン、９，１０
・・・・・・抵抗、１１・・・・・・コンデンサー、１
２・・・・・・出力ライン、１３・・・・・・ミュート
回路、１４・・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（Ｎ 綜 綜
ータの動作タイミング図、第２図は本発明の一実施例に
おけるミュートパルス発生回路のブロック図、第３図は
第２図の動作説明のだめのタイミング図である。 １・・・・・マイクロコンピュータ、２・・・・・・出
力ポート、５・・・・・ベユートパルス発生）ランジス
タ、６・・・・・ＮＰＮ）ランジスタ、７・・・・・・
プルアップ抵抗、８・・・・・・電源ライン、９，１０
・・・・・・抵抗、１１・・・・・・コンデンサー、１
２・・・・・・出力ライン、１３・・・・・・ミュート
回路、１４・・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（Ｎ 綜 綜
Claims (1)
- マイクロコンピュータのミュートパルスを発生するポー
トにＮＰＮトランジスタのエミッタを接続し、上記ＮＰ
Ｎ）ランジスタのコレクタには電源との開にプルアンプ
抵抗を接続し、上記ＮＰＮトランジスタのべ〜スにはグ
ラウンドとの間に第１の抵抗とコンデンサーの並列回路
を接続し、かつ上記ＮＰＮ トランジスタのベースは電
源との間に第２の抵抗とダイオードの並列回路を接続し
、上記ダイオードはアノードを上記ベース側に、カソー
ドを電源側にして接続し、上記トランジスタのコレクタ
よりミュートパルスを得るようにしたことを特徴とする
ミュートパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086432A JPS60229525A (ja) | 1984-04-27 | 1984-04-27 | ミユ−トパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086432A JPS60229525A (ja) | 1984-04-27 | 1984-04-27 | ミユ−トパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60229525A true JPS60229525A (ja) | 1985-11-14 |
| JPH0535602B2 JPH0535602B2 (ja) | 1993-05-27 |
Family
ID=13886743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086432A Granted JPS60229525A (ja) | 1984-04-27 | 1984-04-27 | ミユ−トパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229525A (ja) |
-
1984
- 1984-04-27 JP JP59086432A patent/JPS60229525A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535602B2 (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPS60229525A (ja) | ミユ−トパルス発生回路 | |
| JPH0155762B2 (ja) | ||
| JPH024500Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JPH0132412Y2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JPS5910806Y2 (ja) | 音声消去回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JPS5924225Y2 (ja) | テレビジヨン受像機のミユ−テイング回路 | |
| JPS5852727Y2 (ja) | クリック防止回路 | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| JPS6042497Y2 (ja) | ミュ−ティング回路 | |
| JPS59198012A (ja) | 電源投入時過渡音軽減回路 | |
| JPS6329293Y2 (ja) | ||
| JPS60229507A (ja) | ミユ−ト回路 | |
| JPS5813634Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPS6211088Y2 (ja) | ||
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPS6119529Y2 (ja) | ||
| JPH0316111Y2 (ja) | ||
| JPH0115217Y2 (ja) | ||
| JPH0878958A (ja) | 直線検波回路 | |
| JPH0559634B2 (ja) | ||
| JPS6316760B2 (ja) |