JPS6022847B2 - シンセサイザ−受信機 - Google Patents
シンセサイザ−受信機Info
- Publication number
- JPS6022847B2 JPS6022847B2 JP8939879A JP8939879A JPS6022847B2 JP S6022847 B2 JPS6022847 B2 JP S6022847B2 JP 8939879 A JP8939879 A JP 8939879A JP 8939879 A JP8939879 A JP 8939879A JP S6022847 B2 JPS6022847 B2 JP S6022847B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- constant data
- inter
- division ratio
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は局部発振回路をＰＬＬ（位相同期ループ）で構
成した所謂シンセサイザー受信機に係り、特に周波数変
動を補正する新規なＡＦＣ装置を具備したシンセサイザ
ー受信機に関する。
成した所謂シンセサイザー受信機に係り、特に周波数変
動を補正する新規なＡＦＣ装置を具備したシンセサイザ
ー受信機に関する。
最近、受信精度の同上並びに自動掃引、プリセット等の
各種機能が容易に達成されることから、第１図に示すよ
うにラジオ受信機の局部発振回路１をＰＬＬ２で構成し
たシンセサイザー受信機が多用されている。これはＰＬ
Ｌ２を構成するプログラマブル分周器３の分周比Ｎを変
更することにより、電圧制御発振器４より基準周波数発
振器５の基準周波数倍の発振周波数が得られるもので、
通常基準周波数ナｒを受信バンドの局間周波数に設定す
ることにより、局部発振周波数ナ。が電圧制御発振器４
より局間周波数ステップで得られディジタル的に選局す
ることが出来るものである。而してこのＰＬＬ２では電
圧制御発振器４よりの局部発振周波数〆ｏの分周出力と
、基準周波数′ｒを位相比較器６にて常にその位相及び
周波数を比較し、誤差が生じた場合には誤差出力でもつ
て電圧制御発振器４を制御し、局部発振周波数〆ｏの変
動を補正しており、局部発振周波数〆ｏは基準周波数発
振器５を構成する水晶発振器の精度で得られる。斯様に
シンセサイザー受信機では、局部発振周波数〆ｏは自動
補正されながら精度良く得られる為、局部発振周波数「
ｏの変動はほとんど問題とならないが、中間周波トラン
スあるいはセラミックフィルター等の温度特性により、
最適同調点が変動することがあり、この変動によりステ
レオマルチプレックスの分離度あるいは弱電界時のＳＮ
比が低下する等の問題が生じ改善が要望されていた。
各種機能が容易に達成されることから、第１図に示すよ
うにラジオ受信機の局部発振回路１をＰＬＬ２で構成し
たシンセサイザー受信機が多用されている。これはＰＬ
Ｌ２を構成するプログラマブル分周器３の分周比Ｎを変
更することにより、電圧制御発振器４より基準周波数発
振器５の基準周波数倍の発振周波数が得られるもので、
通常基準周波数ナｒを受信バンドの局間周波数に設定す
ることにより、局部発振周波数ナ。が電圧制御発振器４
より局間周波数ステップで得られディジタル的に選局す
ることが出来るものである。而してこのＰＬＬ２では電
圧制御発振器４よりの局部発振周波数〆ｏの分周出力と
、基準周波数′ｒを位相比較器６にて常にその位相及び
周波数を比較し、誤差が生じた場合には誤差出力でもつ
て電圧制御発振器４を制御し、局部発振周波数〆ｏの変
動を補正しており、局部発振周波数〆ｏは基準周波数発
振器５を構成する水晶発振器の精度で得られる。斯様に
シンセサイザー受信機では、局部発振周波数〆ｏは自動
補正されながら精度良く得られる為、局部発振周波数「
ｏの変動はほとんど問題とならないが、中間周波トラン
スあるいはセラミックフィルター等の温度特性により、
最適同調点が変動することがあり、この変動によりステ
レオマルチプレックスの分離度あるいは弱電界時のＳＮ
比が低下する等の問題が生じ改善が要望されていた。
そこでシンセサイザー受信機に於いても、ＡＦＣ装置を
設け周波数変動を補正することが老えられるが、ＰＬＬ
２では前述のように局部発振周波数ナｏの変動を自動補
正するよう礎成されている為、ＰＬＬ２に単にＡＦＣ電
圧を供給しても無意味となり、局部発振周波数〆。
設け周波数変動を補正することが老えられるが、ＰＬＬ
２では前述のように局部発振周波数ナｏの変動を自動補
正するよう礎成されている為、ＰＬＬ２に単にＡＦＣ電
圧を供給しても無意味となり、局部発振周波数〆。
以外の要素に起因する周波数変動は補正されない。従っ
て本発明にこの点に鑑みなされたもので、橋引中は所定
の局間周波数ステップで選局するようプログラマブル分
筒器の分周比の変化量を設定するも、一旦受信状態にな
ると分周比の変化量を掃引の場合よりも小さく設定し、
検波出力よりの周波数変動の検出でプログラマブル分周
器の分周比を微調整し周波数変動を補正するＡＦＣ装置
を具備したシンセサイザー受信機を提供するものである
。
て本発明にこの点に鑑みなされたもので、橋引中は所定
の局間周波数ステップで選局するようプログラマブル分
筒器の分周比の変化量を設定するも、一旦受信状態にな
ると分周比の変化量を掃引の場合よりも小さく設定し、
検波出力よりの周波数変動の検出でプログラマブル分周
器の分周比を微調整し周波数変動を補正するＡＦＣ装置
を具備したシンセサイザー受信機を提供するものである
。
以下本発明の一実施例を第２図と共に説明する。
尚第１図と同一構成要素は同一図番で示す。７はＰＬＬ
２のプログラマブル分周器３の分周比Ｎを設定する制御
回路を示し、８は加減算を行なう演算回路で、出力が演
算結果を一時記憶する第１レジスタ９を介しプログラマ
プル分周器３に接続されている。
２のプログラマブル分周器３の分周比Ｎを設定する制御
回路を示し、８は加減算を行なう演算回路で、出力が演
算結果を一時記憶する第１レジスタ９を介しプログラマ
プル分周器３に接続されている。
１０は第１レジスタ９の出力がゲ−トＧＩを介して転送
される第２レジスタで、出力がゲートＧ２を介して演算
回路８の一方の入力に接続されている。
される第２レジスタで、出力がゲートＧ２を介して演算
回路８の一方の入力に接続されている。
１１は同じく第１レジスタ９のデータがゲートＧ３を介
して転送される第３レジスタで、出力がゲートＧ４を介
し演算回路８に接続されると共に、受信周波数範囲を規
定するデータが設定されたＲＯＭ１２がゲートＧ３を介
し接続され、動作開始の初期状態でＲＯＭ１２のデー夕
が第３レジスター１に転送されるよう構成されている。
して転送される第３レジスタで、出力がゲートＧ４を介
し演算回路８に接続されると共に、受信周波数範囲を規
定するデータが設定されたＲＯＭ１２がゲートＧ３を介
し接続され、動作開始の初期状態でＲＯＭ１２のデー夕
が第３レジスター１に転送されるよう構成されている。
尚掃引状態ではゲートＧＩは閉じゲートＧ３が開かれ、
受信状態では反対にゲートＧＩが開きゲートＧ３が閉じ
るよう制御されており、掃引状態に於いては第１レジス
タ９のデー外ま第３レジスター１に転送され、受信状態
に於いては第２レジスター０１こ転送されるよう構成さ
れている。１３は第２あるいは第３レジスター０，１１
の出力データと加減算される定数データが設定されたＲ
ＯＭで、図示の場合定数“１”と“９”が設定されてお
り、フリツプフロツプ１４の出力で選択するよう構成さ
れている。
受信状態では反対にゲートＧＩが開きゲートＧ３が閉じ
るよう制御されており、掃引状態に於いては第１レジス
タ９のデー外ま第３レジスター１に転送され、受信状態
に於いては第２レジスター０１こ転送されるよう構成さ
れている。１３は第２あるいは第３レジスター０，１１
の出力データと加減算される定数データが設定されたＲ
ＯＭで、図示の場合定数“１”と“９”が設定されてお
り、フリツプフロツプ１４の出力で選択するよう構成さ
れている。
１５は検波器１６よりのＳ力−ブ出力を入力とした周波
数変動検出回路で、第３図に示すように周波数変動を生
じ出力が設定レベルＥ，，−Ｅ，以上になると、演算回
繁８を加算機能に設定する制御信号Ｓ，と減算機能に設
定する制御信号Ｓ２を発生し、それぞれゲートＧ５，Ｇ
６を介して演算回路８に接続され制御している。１７は
中間周波増幅回路１８の出力が導かれた受信検出回路で
、出力がＯＲゲート１９を介してフリップフロップ１４
のリセット端子Ｒに接続されている。
数変動検出回路で、第３図に示すように周波数変動を生
じ出力が設定レベルＥ，，−Ｅ，以上になると、演算回
繁８を加算機能に設定する制御信号Ｓ，と減算機能に設
定する制御信号Ｓ２を発生し、それぞれゲートＧ５，Ｇ
６を介して演算回路８に接続され制御している。１７は
中間周波増幅回路１８の出力が導かれた受信検出回路で
、出力がＯＲゲート１９を介してフリップフロップ１４
のリセット端子Ｒに接続されている。
又ＯＲゲート１９の他方の入力には掃引停止鋤２０が接
続され、フリップフロップ１４のセット端子Ｓには掃引
開始剣２１が接続されている。次に斯る構成よりなる本
発明に動作につきＡＭパッドの受信につき説明する。
続され、フリップフロップ１４のセット端子Ｓには掃引
開始剣２１が接続されている。次に斯る構成よりなる本
発明に動作につきＡＭパッドの受信につき説明する。
先ず現在ＡＭバンドでは受信周波数が５３１〜１６２０
ＫＨＺ、局間周波数が眺ＨＺと設定されており、基準周
波数〆ｒをＩＫＨＺに設定すると、フ。
ＫＨＺ、局間周波数が眺ＨＺと設定されており、基準周
波数〆ｒをＩＫＨＺに設定すると、フ。
。グラマブル分周器３の分周比は、５３１〜１６２０の
範囲で９ステップずつ変更することにより、蛇ＨＺステ
ップで局部発振周波数を得ることができる。そこで基準
周波数ナｒがＩＫＨＺに設定され、ＲＯＭ１２には最低
受信周波数に対応した分周比データ‘‘５３１”が設定
され、又ＲＯＭ１３には定数“１”と“９”が設定され
ている。このような条件設定の下で、受信機が動作状態
にされると、先ずＲＯＭ１２から最低受信周波数データ
“５３１’’がゲートＧ３を介して第３レジスタ１１に
転送される。そして橋引開始釦２１が操作されるとフリ
ップフロツプ１４がセットされ、セット出力ＱによりＲ
ＯＭ１３は定数データ“９”が選択され演算回路８に出
力される。この時演算回路８は加算機能に設定されてい
ることにより、第３レジスタ１１の出力データ“５３ｒ
と定数データ“９”の加算を行ない、演算結果を第１レ
ジスタ９に転送する。第１レジスタ９のデータ“５４０
’’はプログラマブル分周器３に分周比として入力され
ると共にゲートＧ３を介し第３レジスター１に転送され
る。プログラマブル分周器３に分周比が設定されること
により、ＰＬＬ２は電圧制御発振器４から所定の局部発
振周波数〆ｏを発生し受信動作が行なうが、放送局が存
在しない場合、受信検出回路１７より受信検出信号は発
生されず、フリップフロップ１４はセット状態を継続し
、続いて演算回路８では第３レジスタ１１のデータと定
数“９”の加算が行なわれる。このようにして受信され
る迄前述のサイクルで第３レジスタ１１のデータと定数
“９”の加算演算が行なわれ、プログラマブル分周器３
の分周比Ｎ‘ま９ずつ変更され、局部発振周波数〆ｏが
眺ＨＺステップで発生される。この掃引動作中に於いて
は、ゲートＧ５，Ｇ６は閉じており周波数変動検出回路
１５は演算回路８に対し何等作用していない。次に桶引
中放送が受信されると、受信検出回路１７より受信検出
回路が発生されることにより、フリツプフロツプ１４が
リセットされると共にゲートＧ３が閉じられることによ
り、もはや演算回路８では第３レジスタ１１と定数“９
”の加算は行なわれず、プログラマブル分周器３の分周
比Ｎは固定され受信を継続する。
範囲で９ステップずつ変更することにより、蛇ＨＺステ
ップで局部発振周波数を得ることができる。そこで基準
周波数ナｒがＩＫＨＺに設定され、ＲＯＭ１２には最低
受信周波数に対応した分周比データ‘‘５３１”が設定
され、又ＲＯＭ１３には定数“１”と“９”が設定され
ている。このような条件設定の下で、受信機が動作状態
にされると、先ずＲＯＭ１２から最低受信周波数データ
“５３１’’がゲートＧ３を介して第３レジスタ１１に
転送される。そして橋引開始釦２１が操作されるとフリ
ップフロツプ１４がセットされ、セット出力ＱによりＲ
ＯＭ１３は定数データ“９”が選択され演算回路８に出
力される。この時演算回路８は加算機能に設定されてい
ることにより、第３レジスタ１１の出力データ“５３ｒ
と定数データ“９”の加算を行ない、演算結果を第１レ
ジスタ９に転送する。第１レジスタ９のデータ“５４０
’’はプログラマブル分周器３に分周比として入力され
ると共にゲートＧ３を介し第３レジスター１に転送され
る。プログラマブル分周器３に分周比が設定されること
により、ＰＬＬ２は電圧制御発振器４から所定の局部発
振周波数〆ｏを発生し受信動作が行なうが、放送局が存
在しない場合、受信検出回路１７より受信検出信号は発
生されず、フリップフロップ１４はセット状態を継続し
、続いて演算回路８では第３レジスタ１１のデータと定
数“９”の加算が行なわれる。このようにして受信され
る迄前述のサイクルで第３レジスタ１１のデータと定数
“９”の加算演算が行なわれ、プログラマブル分周器３
の分周比Ｎ‘ま９ずつ変更され、局部発振周波数〆ｏが
眺ＨＺステップで発生される。この掃引動作中に於いて
は、ゲートＧ５，Ｇ６は閉じており周波数変動検出回路
１５は演算回路８に対し何等作用していない。次に桶引
中放送が受信されると、受信検出回路１７より受信検出
回路が発生されることにより、フリツプフロツプ１４が
リセットされると共にゲートＧ３が閉じられることによ
り、もはや演算回路８では第３レジスタ１１と定数“９
”の加算は行なわれず、プログラマブル分周器３の分周
比Ｎは固定され受信を継続する。
又受信状態への移行でフリツプフロツプ１４がリセット
されることにより、ＲＯＭ１３から定数データ“１”が
選択され演算回路８に出力されると共に、ゲートＧＩが
開かれ第１レジスタ９のデータが第２レジスタ１０‘こ
転送され、更にゲートＧ５，Ｇ６が開かれることにより
周波数変動検出回路１５の出力が演算回路８に導入され
る。したがって放送を受信中に何らかに原因により中間
周波数に変動が生じたならば、周波数変動検出回路１５
より制御信号Ｓ，，Ｓ２により、演算回路８では第２レ
ジスタ１０のデータとＲＯＭ１３よりの定数データ“１
”の加減算が行なわれる。演算回路８での演算結果は第
１レジスタ９を経て第２レジスタに転送され、そのデー
タと再び±１の演算が行なわれることにより、プログラ
マブル分周器３の分周比は１ずつ増減される。即ち局部
発振周波数んがＩＫＨＺ単位で微調整される。このよう
にして±１の演算は周波数変動が零になるまで行なわれ
、周波数変動を受信中常に補正している。尚この間第３
レジスタ１１のデータは、ゲートＧ３が閉じていること
により±１の演算には影響されない為、別の局を選局し
ようとして掃引開始釦２１が操作された時、第３レジス
ター１のデータが演算回路８に導入され、ＲＯＭ１３よ
りの定数データ“９”と加算されることにより、所定の
局間周波数邸ＨＺステップで掃引を再開することができ
る。更に上述の説明ではＡＭバンドにつき説明したが、
これに限定されるものでなく、基準周波数及び設定され
る定数を変更することにより、他のバンド‘こも適用可
能である。上述の如く本発明のシンセサイザー受信機は
、局間周波数に対応した定数データと局間周波数より４
・なる定数データの設定された記憶手段を設け、縞引中
に於いては、記憶手段から局間周波数に対応した定数デ
ータを読み出し、局間周波数ステップで掃引を行うこと
ができ、また、受信中に於いては記憶手段から局間周波
数より小なる定数データを読み出し、検波出力よりの周
波数変動の検出量に応じて定数データ単位でＰＬＬを構
成するプログラマブル分周器の分周比を修正し周波数変
動を補正するもので、局部発振器以外の原因に基づく周
波数変動を確実に補正することが可能であり、より高精
度な受信が達成されるものである。
されることにより、ＲＯＭ１３から定数データ“１”が
選択され演算回路８に出力されると共に、ゲートＧＩが
開かれ第１レジスタ９のデータが第２レジスタ１０‘こ
転送され、更にゲートＧ５，Ｇ６が開かれることにより
周波数変動検出回路１５の出力が演算回路８に導入され
る。したがって放送を受信中に何らかに原因により中間
周波数に変動が生じたならば、周波数変動検出回路１５
より制御信号Ｓ，，Ｓ２により、演算回路８では第２レ
ジスタ１０のデータとＲＯＭ１３よりの定数データ“１
”の加減算が行なわれる。演算回路８での演算結果は第
１レジスタ９を経て第２レジスタに転送され、そのデー
タと再び±１の演算が行なわれることにより、プログラ
マブル分周器３の分周比は１ずつ増減される。即ち局部
発振周波数んがＩＫＨＺ単位で微調整される。このよう
にして±１の演算は周波数変動が零になるまで行なわれ
、周波数変動を受信中常に補正している。尚この間第３
レジスタ１１のデータは、ゲートＧ３が閉じていること
により±１の演算には影響されない為、別の局を選局し
ようとして掃引開始釦２１が操作された時、第３レジス
ター１のデータが演算回路８に導入され、ＲＯＭ１３よ
りの定数データ“９”と加算されることにより、所定の
局間周波数邸ＨＺステップで掃引を再開することができ
る。更に上述の説明ではＡＭバンドにつき説明したが、
これに限定されるものでなく、基準周波数及び設定され
る定数を変更することにより、他のバンド‘こも適用可
能である。上述の如く本発明のシンセサイザー受信機は
、局間周波数に対応した定数データと局間周波数より４
・なる定数データの設定された記憶手段を設け、縞引中
に於いては、記憶手段から局間周波数に対応した定数デ
ータを読み出し、局間周波数ステップで掃引を行うこと
ができ、また、受信中に於いては記憶手段から局間周波
数より小なる定数データを読み出し、検波出力よりの周
波数変動の検出量に応じて定数データ単位でＰＬＬを構
成するプログラマブル分周器の分周比を修正し周波数変
動を補正するもので、局部発振器以外の原因に基づく周
波数変動を確実に補正することが可能であり、より高精
度な受信が達成されるものである。
第１図はシンセサイザー受信機の一般的構成を示す図、
第２図は本発明のシンセサイザー受信機の構成を示す図
、第３図は第２図要部の出力特性を示す図である。 １・・・・・・局部発振回路、２・…・・ＰＬＬ、７・
・・・・・制御回路、８・・・・・・演算回路、９，１
０，１１・・・・・・レジスタ、１２，１３・…・・Ｒ
ＯＭ、１５・・・・・・周波数変動検出回路、１７・…
・・受信検出回路、ＧＩ〜Ｇ６．．・．・・ゲート。 第１図 第２図 第３図
第２図は本発明のシンセサイザー受信機の構成を示す図
、第３図は第２図要部の出力特性を示す図である。 １・・・・・・局部発振回路、２・…・・ＰＬＬ、７・
・・・・・制御回路、８・・・・・・演算回路、９，１
０，１１・・・・・・レジスタ、１２，１３・…・・Ｒ
ＯＭ、１５・・・・・・周波数変動検出回路、１７・…
・・受信検出回路、ＧＩ〜Ｇ６．．・．・・ゲート。 第１図 第２図 第３図
Claims (1)
- １ 局部発振回路をＰＬＬで構成し、該ＰＬＬを構成す
るプログラマブル分周器の分周比を変更することにより
、選局動作を行なうシンセサイザー受信機に於いて、前
記プログラマブル分周器に分周比を設定する演算回路と
、局間周波数に対応した定数データと局間周波数より小
なる定数データの設定された記憶手段と、受信中に於け
る周波数の変動を検出する周波数変動検出回路とを設け
、 掃引中に於いては、前記記憶手段より読出された局
間周波数に対応する定数データを前記演算回路に入力し
、以つてこの定数データに基いて分周比を設定し、 受
信中に於いては前記記憶手段より読出された局間周波数
より小なる定数データを前記演算回路に入力し、以つて
、前記周波数変動検出回路の出力に応答してこの定数デ
ータ単位でもつて前記分周比を変更することにより受信
中に於ける周波数変動を補正する構成としたシンセサイ
ザー受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8939879A JPS6022847B2 (ja) | 1979-07-14 | 1979-07-14 | シンセサイザ−受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8939879A JPS6022847B2 (ja) | 1979-07-14 | 1979-07-14 | シンセサイザ−受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5613826A JPS5613826A (en) | 1981-02-10 |
| JPS6022847B2 true JPS6022847B2 (ja) | 1985-06-04 |
Family
ID=13969534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8939879A Expired JPS6022847B2 (ja) | 1979-07-14 | 1979-07-14 | シンセサイザ−受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022847B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189332U (ja) * | 1983-05-31 | 1984-12-15 | パイオニア株式会社 | Ｐｌｌ受信機 |
| JPH02161807A (ja) * | 1989-11-02 | 1990-06-21 | Pioneer Electron Corp | Ｐｌｌ受信機 |
-
1979
- 1979-07-14 JP JP8939879A patent/JPS6022847B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5613826A (en) | 1981-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875388A (en) | Crystal oscillator with automatic compensation for aging and temperature | |
| US4182994A (en) | Phase locked loop tuning system including stabilized time interval control circuit | |
| US4271530A (en) | Receiver having a frequency synthesizing circuit | |
| JPS6350110A (ja) | 掃引受信機の受信感度制御方式 | |
| JPH0993090A (ja) | 受信機 | |
| US6091943A (en) | Combining oscillator with a phase-indexed control circuit for a radio receiver | |
| JPS6022847B2 (ja) | シンセサイザ−受信機 | |
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| NO164330C (no) | Fremgangsmaate til automatisk trimming av telekommunikasjonsmottagerapparater. | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| JP2814638B2 (ja) | ヘテロダイン無線受信機における発振器の自動較正 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH05259821A (ja) | 同調システム | |
| JPS6016718A (ja) | デジタル式電子同調方式 | |
| JPS6157740B2 (ja) | ||
| JPS5879325A (ja) | チユ−ナおよびその調整方法 | |
| JP2812276B2 (ja) | Ｐｌｌシンセサイザ方式チューナ装置 | |
| JPS63217830A (ja) | 周波数シンセサイザチユ−ナ | |
| JPH0342807B2 (ja) | ||
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPH0254705B2 (ja) | ||
| JPS596011Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH0537414A (ja) | 局部発振周波数の校正機能を持つ通信装置 | |
| JPS5830220A (ja) | 選局回路 | |
| KR830002653B1 (ko) | 주파수 합성회로를 갖고있는 수신기 |