JPS60227495A - セラミツク多層配線基板の製造方法 - Google Patents
セラミツク多層配線基板の製造方法Info
- Publication number
- JPS60227495A JPS60227495A JP8444184A JP8444184A JPS60227495A JP S60227495 A JPS60227495 A JP S60227495A JP 8444184 A JP8444184 A JP 8444184A JP 8444184 A JP8444184 A JP 8444184A JP S60227495 A JPS60227495 A JP S60227495A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- insulating
- ceramic multilayer
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野の説明〕
本発明はセラミック多層配線基板において、上下の配線
導体層間を絶縁する絶縁層及び電気的に接続するビアの
形成方法に関する。
導体層間を絶縁する絶縁層及び電気的に接続するビアの
形成方法に関する。
従来、高密度実装のセラミック多層配線基板の製造にお
いては、厚膜技術と薄膜技術とを組合せた方法が用いら
れている。即ち、配線導体部を下地金属のスパッタリン
グ、レジスト塗布、露光、現像、メッキ、レジスト除去
、下地金属のエツチングによって形成するいわゆる薄膜
技術を用い、上下の配線導体部を絶縁する絶縁層及び電
気的に接続するビアの形成を厚膜技術、即ち厚膜ペース
トの印刷によ多形成する方法である。この方法において
は、配線導体部を薄膜技術で形成するため、厚膜印刷に
比べ微細なパターンが形成可能である。
いては、厚膜技術と薄膜技術とを組合せた方法が用いら
れている。即ち、配線導体部を下地金属のスパッタリン
グ、レジスト塗布、露光、現像、メッキ、レジスト除去
、下地金属のエツチングによって形成するいわゆる薄膜
技術を用い、上下の配線導体部を絶縁する絶縁層及び電
気的に接続するビアの形成を厚膜技術、即ち厚膜ペース
トの印刷によ多形成する方法である。この方法において
は、配線導体部を薄膜技術で形成するため、厚膜印刷に
比べ微細なパターンが形成可能である。
しかしながら、厚膜で形成される絶縁及びビアの部分に
おいて、ペーストが焼結される際体積収縮をおこすため
、焼成によｐ第９図に示すように下部配管導体層１上の
絶縁膜２と導体ペーストによるビア３との間に微小な隙
間１４が生じ、このためその上に形成する上部配線導体
層４の形成が困難であり、図に示すような断線状態にな
りやすいという欠点を有していた。
おいて、ペーストが焼結される際体積収縮をおこすため
、焼成によｐ第９図に示すように下部配管導体層１上の
絶縁膜２と導体ペーストによるビア３との間に微小な隙
間１４が生じ、このためその上に形成する上部配線導体
層４の形成が困難であり、図に示すような断線状態にな
りやすいという欠点を有していた。
本発明の目的は、セラミック多層配線基板において導体
層を形成した基板上に絶縁ペースト及び導体ペーストで
それぞれ絶縁膜及び上下導体層を接続するためのビアを
形成した後、その上に光硬化性絶縁ペーストを印刷・乾
燥し、前記ビアよりひとまわ９小さいピアホールを露光
・現像によって形成することにより、前記絶縁膜とビア
との間に生じた微小な隙間を埋め、上部導体層を断線す
ることなく形成できるセラミック多層配線基板の製造方
法を提供することにある。
層を形成した基板上に絶縁ペースト及び導体ペーストで
それぞれ絶縁膜及び上下導体層を接続するためのビアを
形成した後、その上に光硬化性絶縁ペーストを印刷・乾
燥し、前記ビアよりひとまわ９小さいピアホールを露光
・現像によって形成することにより、前記絶縁膜とビア
との間に生じた微小な隙間を埋め、上部導体層を断線す
ることなく形成できるセラミック多層配線基板の製造方
法を提供することにある。
本発明はセラミック多層配線基板において、導体層を形
成した基板上に絶縁ペーストを用いて所望の大きさのピ
アホールを有する絶縁層を形成する第１の工程と、導体
ペーストを前記ピアホールに埋込んでビアフィルとする
第２の工程と、前記絶縁ペーストと導体ペーストを焼成
して絶縁膜及び上下配線導体層を接続するビアとする第
３の工程と、前記絶縁膜及びビア上に光硬化性絶縁ペー
ストを印刷・乾燥する第４の工程と、前記光硬化性絶縁
ペーストをマスクを通して露光・現像し前記ビア上にビ
アの大きさよりひとまわり小さいピアホールを形成した
後焼成して絶縁膜とする第′５の工程とを行なうことを
特徴とするセラミック多層配線基板の製造方法である。
成した基板上に絶縁ペーストを用いて所望の大きさのピ
アホールを有する絶縁層を形成する第１の工程と、導体
ペーストを前記ピアホールに埋込んでビアフィルとする
第２の工程と、前記絶縁ペーストと導体ペーストを焼成
して絶縁膜及び上下配線導体層を接続するビアとする第
３の工程と、前記絶縁膜及びビア上に光硬化性絶縁ペー
ストを印刷・乾燥する第４の工程と、前記光硬化性絶縁
ペーストをマスクを通して露光・現像し前記ビア上にビ
アの大きさよりひとまわり小さいピアホールを形成した
後焼成して絶縁膜とする第′５の工程とを行なうことを
特徴とするセラミック多層配線基板の製造方法である。
次に本発明について図面を参照して詳細に説明する。
第１図〜第８図は本発明の実施例を示す工程断面図であ
る。まず第２図を参照すると、配線導体層５を形成した
アルミナ基板６上に絶縁ペースト７が印刷乾燥され、更
にその上に感光性ドライフィルム８がラミネートされて
いる。次に第３図に示すように、所望のパターンのマス
ク（図示されていない）を通して露光し、１−１−１
）リクロルエタン等の有機溶剤で現像することによりピ
アホール９を形成する。次に基板の周辺部だけをおおう
メタルスクリーン（図示されていない）を用いて導体ペ
ーストを印刷すると、第４図に示すようにピアホール９
には導体ペーストが埋込まれてビアフィル１０となり、
ドライフィルム表面は平滑であるため、ドライフィルム
８上に残る残渣１１は非常にわずかである。次に４００
℃程度の温度で予備焼成を行なうことによシ、第５図に
示すようにドライフィルム８を除去する。この時ドライ
フィルム８上の導体ペーストの残渣１１も共に除去され
る。
る。まず第２図を参照すると、配線導体層５を形成した
アルミナ基板６上に絶縁ペースト７が印刷乾燥され、更
にその上に感光性ドライフィルム８がラミネートされて
いる。次に第３図に示すように、所望のパターンのマス
ク（図示されていない）を通して露光し、１−１−１
）リクロルエタン等の有機溶剤で現像することによりピ
アホール９を形成する。次に基板の周辺部だけをおおう
メタルスクリーン（図示されていない）を用いて導体ペ
ーストを印刷すると、第４図に示すようにピアホール９
には導体ペーストが埋込まれてビアフィル１０となり、
ドライフィルム表面は平滑であるため、ドライフィルム
８上に残る残渣１１は非常にわずかである。次に４００
℃程度の温度で予備焼成を行なうことによシ、第５図に
示すようにドライフィルム８を除去する。この時ドライ
フィルム８上の導体ペーストの残渣１１も共に除去され
る。
更に本焼成を行なうことにより、第６図に示すように絶
縁ペースト７及びビアフィル１０がそれぞれ絶縁膜１２
及びビア１３となり、このとき絶縁ペースト、導体ペー
ストがともに焼成により体積収縮をおこしてピアホール
９は広がり、ビアフィル１ｏは縮むので、その間に微小
な隙間１４が生じる。次に第７図に示すように絶縁膜１
２及びビア１３上に光硬化性絶縁ペースト１５を印刷・
乾燥する。次に第８図に示すように図示されていないマ
スクを通して露光し、１−１−１ ）リクロルエタン等
の有機溶剤により現像してビア１３上にビア１３よりひ
とまわシ小さいピアホール１６を形成した後、これを焼
成して絶縁膜１７とする。ピアホール１６をビア１３よ
りひとまわり小さくすることにより前記隙間１４は埋め
られ、第１図に示すように上部導体層１８が断線するこ
となく形成できる。
縁ペースト７及びビアフィル１０がそれぞれ絶縁膜１２
及びビア１３となり、このとき絶縁ペースト、導体ペー
ストがともに焼成により体積収縮をおこしてピアホール
９は広がり、ビアフィル１ｏは縮むので、その間に微小
な隙間１４が生じる。次に第７図に示すように絶縁膜１
２及びビア１３上に光硬化性絶縁ペースト１５を印刷・
乾燥する。次に第８図に示すように図示されていないマ
スクを通して露光し、１−１−１ ）リクロルエタン等
の有機溶剤により現像してビア１３上にビア１３よりひ
とまわシ小さいピアホール１６を形成した後、これを焼
成して絶縁膜１７とする。ピアホール１６をビア１３よ
りひとまわり小さくすることにより前記隙間１４は埋め
られ、第１図に示すように上部導体層１８が断線するこ
となく形成できる。
以上説明したように導体層を形成した基板上に絶縁ペー
、ｘ）及び導体ペーストで絶縁膜及びビアを形成した後
、光硬化性絶縁ペーストを用いて前記ビアよりひとまわ
り小さいピアホールを有する絶縁膜を形成することによ
シ、ビア部に生じた微小な隙間が埋められ、上部導体層
を断線なく形成することが可能となる。
、ｘ）及び導体ペーストで絶縁膜及びビアを形成した後
、光硬化性絶縁ペーストを用いて前記ビアよりひとまわ
り小さいピアホールを有する絶縁膜を形成することによ
シ、ビア部に生じた微小な隙間が埋められ、上部導体層
を断線なく形成することが可能となる。
〔発明の詳細な説明〕
本発明は以上説明したように、セラミック多層配線基板
において絶縁膜及びビアを形成した後、それらの間に生
じる微小な隙間を光硬化性絶縁ペーストを用いて埋める
ため、ビアに接続する上部配線導体層を断線なく形成で
きるという効果がある０
において絶縁膜及びビアを形成した後、それらの間に生
じる微小な隙間を光硬化性絶縁ペーストを用いて埋める
ため、ビアに接続する上部配線導体層を断線なく形成で
きるという効果がある０
第１図〜第８図は本発明の実施例を示す工程断面図、第
９図は従来技術の例を示す工程断面図である。 １・・下部配線導体層、２・・・絶縁膜、３・・・ビア
、４・・・上部配線導体層、５・・・配線導体層、６・
・・アルミナ基板、７・・・絶縁ペースト、８・・・感
光性ドライフィルム、９・・・ピアホール、１０・・・
ビアフィル、１１・・・導体ペーストの残渣、１２・・
・絶縁膜、１３・・・ビア、１４・・・隙間、１５・・
・光硬化性絶縁ペースト、１６・・・ピアホール、１７
・・・絶縁膜、１８・・・上部導体層特許出願人 日本
電気株式会社 第１図 第２図 第４図 第５図 第６図 第８図 第９図
９図は従来技術の例を示す工程断面図である。 １・・下部配線導体層、２・・・絶縁膜、３・・・ビア
、４・・・上部配線導体層、５・・・配線導体層、６・
・・アルミナ基板、７・・・絶縁ペースト、８・・・感
光性ドライフィルム、９・・・ピアホール、１０・・・
ビアフィル、１１・・・導体ペーストの残渣、１２・・
・絶縁膜、１３・・・ビア、１４・・・隙間、１５・・
・光硬化性絶縁ペースト、１６・・・ピアホール、１７
・・・絶縁膜、１８・・・上部導体層特許出願人 日本
電気株式会社 第１図 第２図 第４図 第５図 第６図 第８図 第９図
Claims (1)
- （１）セラミック多層配線基板において、導体層を形成
した基板上に絶縁ペーストを用いて所望の大きさのピア
ホールを有する絶縁層を形成する第１ク一工程と、導体
ペーストを前記ピアホールに埋込んでビアフィルとする
第２の工程と、前記絶縁ペースト及び導体ペーストを焼
成して絶縁膜及びビアとする第３の工程と、前記絶縁膜
及びビア上に光硬化性絶縁ペーストを印刷・乾燥する第
４の工程と、前記光硬化性絶縁ペーストをマスクを通し
て露光・現像し、前記ピアホール上に前記ビアフィルの
大きさより小さいピアホールを形成した後、焼成して絶
縁膜とする第５の工程とを行なうことを特徴とするセラ
ミック多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8444184A JPH0234198B2 (ja) | 1984-04-26 | 1984-04-26 | Seramitsukutasohaisenkibannoseizohoho |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8444184A JPH0234198B2 (ja) | 1984-04-26 | 1984-04-26 | Seramitsukutasohaisenkibannoseizohoho |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60227495A true JPS60227495A (ja) | 1985-11-12 |
| JPH0234198B2 JPH0234198B2 (ja) | 1990-08-01 |
Family
ID=13830676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8444184A Expired - Lifetime JPH0234198B2 (ja) | 1984-04-26 | 1984-04-26 | Seramitsukutasohaisenkibannoseizohoho |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234198B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281685A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | ヴィアフィル形成方法 |
-
1984
- 1984-04-26 JP JP8444184A patent/JPH0234198B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281685A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | ヴィアフィル形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0234198B2 (ja) | 1990-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970019795A (ko) | 다층 회로기판 및 그 제조방법 | |
| EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
| JPH01270398A (ja) | 多層配線基板の製造方法 | |
| JPH0653350A (ja) | 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置 | |
| JPS60227495A (ja) | セラミツク多層配線基板の製造方法 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPS60211898A (ja) | 多層配線基板の製造方法 | |
| KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
| JPH02139993A (ja) | 印刷配線基板の製造方法 | |
| JP2000232019A (ja) | インダクタ、およびインダクタの製造方法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2001044631A (ja) | 多層基板 | |
| JP2009200294A (ja) | 積層基板およびその製造方法 | |
| JP2720511B2 (ja) | ヴィアフィル形成方法 | |
| JPS6155796B2 (ja) | ||
| JPS62171194A (ja) | マトリクス配線板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH0442992A (ja) | 導体パターン多層構造の形成方法 | |
| JPH0432296A (ja) | セラミックス製多層プリント配線板の製造方法 | |
| JPS5986292A (ja) | セラミツク多層配線基板の製造方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPS61115376A (ja) | プリント基板の製造方法 | |
| JPS6145878B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |