JPH01270398A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH01270398A JPH01270398A JP63100833A JP10083388A JPH01270398A JP H01270398 A JPH01270398 A JP H01270398A JP 63100833 A JP63100833 A JP 63100833A JP 10083388 A JP10083388 A JP 10083388A JP H01270398 A JPH01270398 A JP H01270398A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- thin film
- exposed
- conductive resin
- forming part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 15
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 239000009719 polyimide resin Substances 0.000 claims abstract description 7
- 239000004642 Polyimide Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002940 palladium Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁膜をはさんで上下に存在する導体配線を電
気的に接続するためのヴィアを有する多層配線基板の製
造方法に関する。
気的に接続するためのヴィアを有する多層配線基板の製
造方法に関する。
従来の有機絶縁膜を用いた多層配線基板において、絶縁
膜をはさんで上下に存在する導体配線を電気的に接続す
るためのヴィアは、以下のような方法によって形成して
いる。すなわち、導体配線を有する基板の全面に感光性
ポリイミド樹脂を塗布した後、所定のマスクを通して露
光および現像を行ってヴィアホールを形成する。次に感
光性ポリイミド樹脂をキュアして硬化させた後、ポリイ
ミド系導電樹脂を上記のヴィアホールに埋込み、これを
キュアして硬化させることによってヴィアを形成する。
膜をはさんで上下に存在する導体配線を電気的に接続す
るためのヴィアは、以下のような方法によって形成して
いる。すなわち、導体配線を有する基板の全面に感光性
ポリイミド樹脂を塗布した後、所定のマスクを通して露
光および現像を行ってヴィアホールを形成する。次に感
光性ポリイミド樹脂をキュアして硬化させた後、ポリイ
ミド系導電樹脂を上記のヴィアホールに埋込み、これを
キュアして硬化させることによってヴィアを形成する。
上述したように従来の多層配線基板の製造方法における
ヴィア形成手段は、まず第一にヴィアホールを有する絶
縁膜を形成しなければならないが、このようなヴィアホ
ールを基板の全面に亘って均一に形成するのはかなり困
難である。特に絶縁膜の厚さを厚くすると、ヴィアホー
ルの形状の制御が難しくなり、ヴィアホールの形成状態
が不十分であったり、丈たは絶縁膜が抜けすぎてヴィア
ホールの形状が逆テーバ状になったりし、いずれもの場
会においてもヴィア部ての導体配線(パターン〉の断線
の原因となる。絶縁膜の厚さが薄いときには、ヴィアホ
ールの形状の制御は容易になって同一基板内での均一性
が向上するが、下層の導体配線と上層の導体配線との間
の絶縁の確実性が低くなる。確実に絶縁するためには、
絶縁膜の厚さを厚くする必要がある。このように、従来
膜において、正しいヴィアホールの形状を得ることが困
難であるという欠点を有している。
ヴィア形成手段は、まず第一にヴィアホールを有する絶
縁膜を形成しなければならないが、このようなヴィアホ
ールを基板の全面に亘って均一に形成するのはかなり困
難である。特に絶縁膜の厚さを厚くすると、ヴィアホー
ルの形状の制御が難しくなり、ヴィアホールの形成状態
が不十分であったり、丈たは絶縁膜が抜けすぎてヴィア
ホールの形状が逆テーバ状になったりし、いずれもの場
会においてもヴィア部ての導体配線(パターン〉の断線
の原因となる。絶縁膜の厚さが薄いときには、ヴィアホ
ールの形状の制御は容易になって同一基板内での均一性
が向上するが、下層の導体配線と上層の導体配線との間
の絶縁の確実性が低くなる。確実に絶縁するためには、
絶縁膜の厚さを厚くする必要がある。このように、従来
膜において、正しいヴィアホールの形状を得ることが困
難であるという欠点を有している。
本発明の多層配線基板のV!遣方法は、導体配線を有す
る基板の全面にパラジウムの薄膜を形成する第一の工程
と、前記パラジウムの薄膜上に第一のフォトレジストを
塗布してそれを露光および現像することによって所定の
ダイア形式部分以外をマスキングする第二の工程と、前
記第一のフォトレジスト上から前記ダイア形式部分にポ
リイミド系の導電樹脂を埋め込む第三の工程と、前記第
一のフォトレジストを剥離する第四の工程と、第二のフ
ォトレジストを塗布してこれを露光および現像すること
によって前記導体配線および前記ダイア形式部分をマス
キングする第五の工程と、露光した前記パラジウムの薄
膜をエツチングする第六の工程と、前記第二のフォトレ
ジストを剥離する第七の工程と、前記導電樹脂をキュア
する第八の工程と、前記基板の全面に感光性ポリイミド
樹脂を塗布し、これを露光および現像することによって
前記ダイア形式部分にヴィアホールを設けた後キュアす
る第九の工程とを含んでいる。
る基板の全面にパラジウムの薄膜を形成する第一の工程
と、前記パラジウムの薄膜上に第一のフォトレジストを
塗布してそれを露光および現像することによって所定の
ダイア形式部分以外をマスキングする第二の工程と、前
記第一のフォトレジスト上から前記ダイア形式部分にポ
リイミド系の導電樹脂を埋め込む第三の工程と、前記第
一のフォトレジストを剥離する第四の工程と、第二のフ
ォトレジストを塗布してこれを露光および現像すること
によって前記導体配線および前記ダイア形式部分をマス
キングする第五の工程と、露光した前記パラジウムの薄
膜をエツチングする第六の工程と、前記第二のフォトレ
ジストを剥離する第七の工程と、前記導電樹脂をキュア
する第八の工程と、前記基板の全面に感光性ポリイミド
樹脂を塗布し、これを露光および現像することによって
前記ダイア形式部分にヴィアホールを設けた後キュアす
る第九の工程とを含んでいる。
次に本発明の実施例について図面を参照して説明する。
第1図<a)〜(i)は本発明の一実施例によって製造
した多層配線基板の一例を工程に示す断面図である。
した多層配線基板の一例を工程に示す断面図である。
本実施例は、まず第1図(a)に示すように、導体配線
1を形成した基板2の上の全面にパラジウムをスバ・ブ
タリングして100OA〜200OAの厚さのパラジウ
ムの薄膜3を形成する。このパラジウム薄膜3を形成す
る目的は、この上に塗布するフォトレジストのパターン
形成を容易にするためと、後にヴィアフィルとして埋め
込む導電樹脂と導体配線との密着力および導体配線上の
ポリイミドの密着力を上げることにある1次に第1図(
b)に示すように、基板2上にフォトレジスト4を塗布
して乾燥する3次にこれにマスクを通して露光して現像
するこにより、第1図(c)に示すように、所定のダイ
ア形式部分5のフォトレジストを除去する。次にこのフ
ォトレジスト上にボイイミド系の導電樹脂6を載せてス
キージ7によってすべらせく矢印A)、第1図(d)に
示すようにダイア形式部分5に導電樹脂6を埋め込む。
1を形成した基板2の上の全面にパラジウムをスバ・ブ
タリングして100OA〜200OAの厚さのパラジウ
ムの薄膜3を形成する。このパラジウム薄膜3を形成す
る目的は、この上に塗布するフォトレジストのパターン
形成を容易にするためと、後にヴィアフィルとして埋め
込む導電樹脂と導体配線との密着力および導体配線上の
ポリイミドの密着力を上げることにある1次に第1図(
b)に示すように、基板2上にフォトレジスト4を塗布
して乾燥する3次にこれにマスクを通して露光して現像
するこにより、第1図(c)に示すように、所定のダイ
ア形式部分5のフォトレジストを除去する。次にこのフ
ォトレジスト上にボイイミド系の導電樹脂6を載せてス
キージ7によってすべらせく矢印A)、第1図(d)に
示すようにダイア形式部分5に導電樹脂6を埋め込む。
次にメチルエチルケトン等の有機溶剤によってフォトレ
ジスト4を剥離する。このとき、ポリイミド系の導電樹
脂6は溶解しないため、第1図(e)に示すようにその
まま残留する。次に、第1図(f)に示すように、再度
基板2上にフォトレジスト14を塗布して乾燥し、所定
のマスクを通して露光して現像することによって導体配
線1をマスキングする。次にイオンビームエツチング法
によってパラジウムの薄膜3をエツチングした後、フォ
トレジスト14をメチルエチルケトン等の有機溶剤で剥
離し、更にこの基板2をキュア炉に入れて導電樹脂6を
キュアすることにより第1図(g>に示すように、ヴィ
ア8を形成する。次に、第1図(h)に示すように、感
光性ボリイミド樹脂9を基板2の表面に塗布して乾燥す
る。このとき、基板2上にヴィア8が形成されているた
め、ヴィア8の上の感光性ポリイミド膜9の厚さはうす
くなり、このため、露光および現像によるヴィアホール
の形成が安定してできるようになる。第1図(i)は、
マスクを通して露光して現像することによってヴィアホ
ール10を形成した後、キュア炉に入れて硬化させた状
態を示す図であり、ヴィアホール10をヴィア8よりも
少し小さめに形成することによって上部の導体配線との
間の接続を良好なものとすることができる。導体配線1
に信頼性の高い金(An)を使用した場合、そのままで
はその上の感光性のポリイミド膜9と密着しないが、上
記のようにパラジウム薄膜をパターン上に形成すること
により、飛躍的に密着力が上昇する。
ジスト4を剥離する。このとき、ポリイミド系の導電樹
脂6は溶解しないため、第1図(e)に示すようにその
まま残留する。次に、第1図(f)に示すように、再度
基板2上にフォトレジスト14を塗布して乾燥し、所定
のマスクを通して露光して現像することによって導体配
線1をマスキングする。次にイオンビームエツチング法
によってパラジウムの薄膜3をエツチングした後、フォ
トレジスト14をメチルエチルケトン等の有機溶剤で剥
離し、更にこの基板2をキュア炉に入れて導電樹脂6を
キュアすることにより第1図(g>に示すように、ヴィ
ア8を形成する。次に、第1図(h)に示すように、感
光性ボリイミド樹脂9を基板2の表面に塗布して乾燥す
る。このとき、基板2上にヴィア8が形成されているた
め、ヴィア8の上の感光性ポリイミド膜9の厚さはうす
くなり、このため、露光および現像によるヴィアホール
の形成が安定してできるようになる。第1図(i)は、
マスクを通して露光して現像することによってヴィアホ
ール10を形成した後、キュア炉に入れて硬化させた状
態を示す図であり、ヴィアホール10をヴィア8よりも
少し小さめに形成することによって上部の導体配線との
間の接続を良好なものとすることができる。導体配線1
に信頼性の高い金(An)を使用した場合、そのままで
はその上の感光性のポリイミド膜9と密着しないが、上
記のようにパラジウム薄膜をパターン上に形成すること
により、飛躍的に密着力が上昇する。
以上説明したように、本発明の多層配線基板の製造方法
は、絶縁膜をはさんで上下に存在する導体配線をつなぐ
ヴィアの形成の手段として、まずヴィアを形成し1次に
絶縁膜を形成してヴィアホールを設けることにより良好
な形状のヴィアホールが安定して得られ、従って上層の
導体配線との良好な接続を得ることができるという効果
がある。
は、絶縁膜をはさんで上下に存在する導体配線をつなぐ
ヴィアの形成の手段として、まずヴィアを形成し1次に
絶縁膜を形成してヴィアホールを設けることにより良好
な形状のヴィアホールが安定して得られ、従って上層の
導体配線との良好な接続を得ることができるという効果
がある。
第1図<a)〜(i)は、本発明の一実施例によって製
造した多層配線基板の一例を工程順に示した断面図であ
る。 1・・・導体配線、2・・・基板、3・・・パラジウム
薄膜、414・・・フォトレジスト、5・・・ヴィア形
成部分、6・・・導電樹脂、7・・・スキージ、8・・
・ヴィア、9・・・感光性ポリイミド樹脂、10・・・
ヴィアホール。
造した多層配線基板の一例を工程順に示した断面図であ
る。 1・・・導体配線、2・・・基板、3・・・パラジウム
薄膜、414・・・フォトレジスト、5・・・ヴィア形
成部分、6・・・導電樹脂、7・・・スキージ、8・・
・ヴィア、9・・・感光性ポリイミド樹脂、10・・・
ヴィアホール。
Claims (1)
- 導体配線を有する基板の全面にパラジウムの薄膜を形
成する第一の工程と、前記パラジウムの薄膜上に第一の
フォトレジストを塗布してそれを露光および現像するこ
とによって所定のヴィア形成部分以外をマスキングする
第二の工程と、前記第一のフォトレジスト上から前記ヴ
ィア形成部分にポリイミド系の導電樹脂を埋め込む第三
の工程と、前記第一のフォトレジストを剥離する第四の
工程と、第二のフォトレジストを塗布してこれを露光お
よび現像することによって前記導体配線および前記ヴィ
ア形成部分をマスキングする第五の工程と、露光した前
記パラジウムの薄膜をエッチングする第六の工程と、前
記第二のフォトレジストを剥離する第七の工程と、前記
導電樹脂をキュアする第八の工程と、前記基板の全面に
感光性ポリイミド樹脂を塗布し、これを露光および現像
することによって前記ヴィア形式部分にヴィアホールを
設けた後キュアする第九の工程とを含むことを特徴とす
る多層配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63100833A JPH0682926B2 (ja) | 1988-04-22 | 1988-04-22 | 多層配線基板の製造方法 |
US07/339,718 US4882839A (en) | 1988-04-22 | 1989-04-18 | Method of manufacturing multi-layered wiring substrate |
FR8905357A FR2630617B1 (fr) | 1988-04-22 | 1989-04-21 | Procede de fabrication d'un substrat conducteur multicouche |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63100833A JPH0682926B2 (ja) | 1988-04-22 | 1988-04-22 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01270398A true JPH01270398A (ja) | 1989-10-27 |
JPH0682926B2 JPH0682926B2 (ja) | 1994-10-19 |
Family
ID=14284318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63100833A Expired - Fee Related JPH0682926B2 (ja) | 1988-04-22 | 1988-04-22 | 多層配線基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4882839A (ja) |
JP (1) | JPH0682926B2 (ja) |
FR (1) | FR2630617B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218644A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 多層プリント配線板の製造方法 |
US5639389A (en) * | 1994-02-21 | 1997-06-17 | Dyconex Patente Ag | Process for the production of structures |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2594646B2 (ja) * | 1989-08-17 | 1997-03-26 | シャープ株式会社 | サーマルヘッドの製造方法 |
US5531020A (en) * | 1989-11-14 | 1996-07-02 | Poly Flex Circuits, Inc. | Method of making subsurface electronic circuits |
JPH0461293A (ja) * | 1990-06-29 | 1992-02-27 | Toshiba Corp | 回路基板及びその製造方法 |
US5243143A (en) * | 1990-11-13 | 1993-09-07 | Compaq Computer Corporation | Solder snap bar |
CA2055148C (en) * | 1991-10-25 | 2002-06-18 | Alain Langevin | Method of forming an electrically conductive contact on a substrate |
US5437999A (en) * | 1994-02-22 | 1995-08-01 | Boehringer Mannheim Corporation | Electrochemical sensor |
US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
US6372999B1 (en) | 1999-04-20 | 2002-04-16 | Trw Inc. | Multilayer wiring board and multilayer wiring package |
JP2000357873A (ja) * | 1999-06-17 | 2000-12-26 | Hitachi Ltd | 多層配線基板及びその製造方法 |
AT500259B1 (de) * | 2003-09-09 | 2007-08-15 | Austria Tech & System Tech | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1191592B (de) * | 1960-12-19 | 1965-04-22 | Continental Elektro Ind Ag | Verfahren zur Herstellung von Zeichen-, insbesondere Teilungs-Traegern |
US3936531A (en) * | 1973-05-01 | 1976-02-03 | Union Carbide Corporation | Masking process with thermal destruction of edges of mask |
JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
JPS5845810B2 (ja) * | 1975-08-01 | 1983-10-12 | 日本電気株式会社 | パタ−ンの形成方法 |
DE2963050D1 (en) * | 1978-02-17 | 1982-07-29 | Du Pont | Use of photosensitive stratum to create through-hole connections in circuit boards |
JPS561565A (en) * | 1979-06-15 | 1981-01-09 | Nec Corp | Manufacture of hybrid integrated circuit |
US4381327A (en) * | 1980-10-06 | 1983-04-26 | Dennison Manufacturing Company | Mica-foil laminations |
US4431685A (en) * | 1982-07-02 | 1984-02-14 | International Business Machines Corporation | Decreasing plated metal defects |
JPS60113993A (ja) * | 1983-11-25 | 1985-06-20 | 三菱電機株式会社 | 多層回路基板の製造方法 |
US4526859A (en) * | 1983-12-12 | 1985-07-02 | International Business Machines Corporation | Metallization of a ceramic substrate |
US4693925A (en) * | 1984-03-01 | 1987-09-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer |
US4569876A (en) * | 1984-08-08 | 1986-02-11 | Nec Corporation | Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits |
JPS61166075A (ja) * | 1985-01-17 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO1987005441A1 (en) * | 1986-03-05 | 1987-09-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device and a method of producing the same |
US4801469A (en) * | 1986-08-07 | 1989-01-31 | The United States Of America As Represented By The Department Of Energy | Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors |
DE3639604A1 (de) * | 1986-11-20 | 1988-05-26 | Bbc Brown Boveri & Cie | Verfahren zur herstellung lotverstaerkter leiterbahnen |
JPS63229897A (ja) * | 1987-03-19 | 1988-09-26 | 古河電気工業株式会社 | リジツド型多層プリント回路板の製造方法 |
US4824716A (en) * | 1987-12-28 | 1989-04-25 | General Electric Company | Impermeable encapsulation system for integrated circuits |
US4806188A (en) * | 1988-03-04 | 1989-02-21 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
US4818335A (en) * | 1988-05-13 | 1989-04-04 | The United States Of America As Represented By The Director Of The National Security Agency | Tapered wet etching of contacts using a trilayer silox structure |
-
1988
- 1988-04-22 JP JP63100833A patent/JPH0682926B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-18 US US07/339,718 patent/US4882839A/en not_active Expired - Lifetime
- 1989-04-21 FR FR8905357A patent/FR2630617B1/fr not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218644A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 多層プリント配線板の製造方法 |
US5639389A (en) * | 1994-02-21 | 1997-06-17 | Dyconex Patente Ag | Process for the production of structures |
Also Published As
Publication number | Publication date |
---|---|
US4882839A (en) | 1989-11-28 |
FR2630617A1 (fr) | 1989-10-27 |
FR2630617B1 (fr) | 1993-10-08 |
JPH0682926B2 (ja) | 1994-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
JPH01270398A (ja) | 多層配線基板の製造方法 | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
JPH0774453A (ja) | 印刷配線板の製造方法 | |
JP2586745B2 (ja) | 印刷配線板の製造方法 | |
JP2625968B2 (ja) | 印刷配線板 | |
JPH04352387A (ja) | 多層回路基板及びその製造方法 | |
JP2720511B2 (ja) | ヴィアフィル形成方法 | |
JP2625967B2 (ja) | 印刷配線板 | |
JPS6384195A (ja) | 有機多層配線基板におけるヴイア形成方法 | |
JP2661231B2 (ja) | プリント配線板の製造方法 | |
JPH03263396A (ja) | 多層配線基板のヴィアフィル形成方法 | |
JPH04186894A (ja) | 印刷配線板の製造方法 | |
JPH0758438A (ja) | 回路基板及びその製造方法 | |
JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
JP2621186B2 (ja) | 転写用バンプの形成方法 | |
JPH05129764A (ja) | 印刷配線板の製造方法 | |
JPH0234198B2 (ja) | Seramitsukutasohaisenkibannoseizohoho | |
JPH04167588A (ja) | 印刷配線板の製造方法 | |
JPH04274345A (ja) | 多層配線基板の製造方法 | |
JPH0354873B2 (ja) | ||
JPH1168311A (ja) | プリント配線板の製造方法 | |
JPH04258194A (ja) | プリント配線板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |