JPS6022485A - モ−タの速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はモータの速度制御装置に関し、特にモータの実
速度を検出してこの検出速度に応じてモータへの通電量
を制御する閉ループ制御系を構成した速度制御装置に関
する。

従来技術 モータの速度制御装置において、モータへノ通電量を定
常時の平均通電量に対して速度誤差に応じて制御する方
法がある。

平均通電量の最適値は負荷の摩擦に大きく影響される。

平均通電量が実際の負荷に適合しない場合には、第１図
に示すように定常状態において速度誤差が生じるかまた
は振動が生じる。そこで、従来では負荷に応じて平均通
電量を補正するという対策がとられていた。具体的には
、モータの速度検出を行なって実速度と設定速度との大
小関係により平均通電量を増減する方法が用いられてい
た。

第２図は従来の閉ループ制御系におけるモータ速度の過
渡応答特性を示しており、平均通電量の初期値が小さく
ループゲインが小さい場合には設定速度に収束するまで
の時間が長くなり、逆にループゲインが大きい場合には
設定速度に達するまでの時間は短くなるが振動を伴なっ
て収束するまでの時間が長くなる。例えば、複写機の走
査系を駆動するモータの速度制御において、振動が生じ
ると走査系と他の装置との開明ズレの原因となり、また
、定常状態に収束するまでの時間が長いと原稿走査まで
の予備スキャン距離が長く必要となり複写機が大形化す
る。

上述のように、従来のモータの速度制御方法では、設定
速度に収束するまでに長時間を要するとともに、振動を
生じるという問題点を有していた。

また、ループゲインを適正値に設定すれば、定常状態に
到達する時間は短くなるが、定常状態においては安定度
の点からループゲインは適正値より低いことが望ましい
。

目的 本発明は」二記問題点に鑑みてなされたものであり、そ
の目的は、実速度の設定速度への収束に応じてループゲ
インを変更することにより過渡応答特性を改善したモー
タの速度制御装置を提供することである。

要旨 モータの検出速度と基準速度との誤差と閉ループ制御系
のループゲインとの積に応じた信号を速度制御信号とし
、上記ループゲインを少なくともモータの起動時に所定
の最大値に設定するとともに検出速度の基準速度への収
束に応じて段階的に減少させる。

実施例 以下、本発明に係る速度制御装置の一実施例を添付図面
に従って説明する。本実施例は直流モータを駆動源とす
る移動体の速度制御に用いた例である。従って、移動速
度は直流モータの回転数として検出される。

第３図は本実施例のブロック図を示す。（１）は駆動源
である直流モータである。（２）はエンコーダで、直流
モータ（１）に連動し、その回転数に比例した周波数の
パルス信号を発生する。（３）は波形整形回路で、エン
コーダ（２）の信号を方形波に変換する。（４）は割込
み発生回路で、波形整形されたエンコーダ（２）のパル
ス信号の立上りでマイクロコンピュータ（６）の割込み
端子（ＩＮＴ）に割込み要求（ＩＮＴＲ［Ｆ］を発生す
る。この割込み要求はマイクロコンピュータ（６）から
の応答信号（ＩＮＴＡＫ）によってリセットされる。

（５）は基準発振回路で、前記エンコーダ（２）からの
パルス信号の立」ニリの時間間隔を測定するための固定
周波数パルスを発し、このパルスはマイクロコンピュー
タ（６）の外部クロック端子（ＥＣＫ）［入力される。

マイクロコンピュータ（６）では外部クロック端子（Ｅ
ＣＫ）に入力される固定周波数パルスを内部カウンタで
計数することによって時間測定を行う。（７）はＤＡコ
ンバータで、マイクロコンピュータ（６）からのモータ
（１）への通電量を示すデジタル信号をアナログ信号に
変換する。（８）はドライバ回路で、ＤＡコンバータ（
７）からのアナログ信号を増幅し、モータ（１）を駆動
する。

第４図は本実施例のタイミングチャートを示し、ここで
本実施例における速度制御の基本的な動作を説明する。

基準発振回路（５）からの固定周波数パルス（第４図（
ａ）〕が端子（ＥＣＫ）に入力される。そして、波形整
形回路（３）によって方形波に整形されたエンコーダ（
２）のパルス信号（第４図（ｂ））は、割込み発生回路
（４）に入力される。ここで、エンコーダ・パルスの立
」ニリ（ｅｕ、）のエツジで割込み要求（ＩＮｒＲＱ）
がマイクロコンピュータ（６）の端子（ＩＮＴ）に入力
される。このとき、マイクロコンピュータ（６）では、
後に第７図で説明する外部割込み処理ルーチン（ＩＮＴ
−Ｅ）が起動される。この外部割込み処理ルーチン（Ｉ
ＮＴ−Ｅ）では、マイクロコンピュータ（６）に内蔵さ
れた基準タイマ（Ｔ）のサンプリングを行い、現在の時
刻（Ｔｃ）を得る（第４図（Ｃ）　）。この時刻（Ｔｃ
）はエンコーダ・パルスの立上りエツジが前に発生した
時刻（ＴＡ）（第４図（ｄ）〕　と比較され、エツジ間
隔（ＴＩ）が計算される（第４図（Ｃ））。

エツジ間隔（ＴＩ）が計算されると、現在の時刻が更新
データとしてメモリ（ＴＡ）に記憶される。また、エツ
ジ間隔（ＴＩ　）が計算されると、制御の目標である設
定回転数に対応する時間間隔データ（Ｔ５）と比較され
、エツジ間隔（ＴＩ　）と時間間隔デ−タ（ＴＳ　）と
の差である誤差（ＴＥ）にゲイン定数（Ｋ）を乗じた値
（Ｋ−ＴＦ、）に定常時の平均通電量（Ｐｌ・ＹＰ）を
加えた値をモータ（１）への通電量（Ｐ）として出力す
る〔第４図（ｒ）〕。

ここで、モータの特性及び負荷条件等が殆んど一定であ
るとすると、ゲイン定数（Ｉりは制御系のループゲイン
に比例すると渚えることができる。

本実施例では、ゲイン定数（１０を変更することにより
、制量系の過渡応答性を改善する。

なお、注意を要するのは、エンコーダ・パルスの立」ユ
リエツジか２回発生しないと、パルス間隔が測定できな
いため、通電量も計算できない。そのため、本実施例で
は、最初の立上りエツジによる出力時はモータ（１）は
停止しているものとして、通電＠（Ｐ）は最大値を出力
している。

第５図、第６図、第７図は上記マイクロコンピュータ（
６）のプログラムのフローチャートを示す。

以下、このフローチャー１・に従って本実施例の動作に
ついて詳述する。

第５図は主ルーチンのフローチャートで、ステップ■で
電源が投入されると、ステップ■でメモリ等の初期化を
行った後、ステップ■でカウンタ割込みを許可する。マ
イクロコンピュータ（６）の外部クロック端子（ＥＣＫ
）に基準発振回路（５）の固定周波数パルスが入力され
ると、マイクロコンピュータ（６）ではこのパルスを内
部の８ビツトカウンタで割数する。カウンタはパルスを
２５６計数すると０に戻り、再び計数を開始すると同時
にカウンタ割込みを発生する。

主ルーチン実行中で、かつ割込みが許可されているとき
に、カウンタ割込みが発生すると、主ルーチンは中断さ
れ、第６図に示すカウンタ割込み処理ルーチン（ＩＮＴ
−Ｃ）が起動される。このカウンタ割込み処理ルーチン
（ＩＮＴ−Ｃ）では、ステッフ＠テマイクロコンピュー
タ（６）に内蔵された基準タイマσ）にカウンタの周期
２５６を加算し、基準タイマσ）を更新し、ステップ［
相］でカウンタ割込み処理ルーチンを終了して主ルーチ
ンに制御を戻す。これにより基準タイマσ〕に現在のカ
ウンタの値（Ｃ）を加え、基準発振回路（５）のパルス
数に換算された現在の時間、即ちスタート時点からの相
対的な時間を計算することができる。

一方、前記ステップ■でカウンタ割込みを許可した後、
主ルーチンでは、ステップ■でモータ回転開始信号（Ｓ
ＴＡＮ１’）のチェックを続ける。この信号（ＳＴＡＲ
Ｔ）は、制御対象である移動体が例えば複写機の走査系
であれば所定の複写動作に関連して出力される。信号（
ＳＴＡＲＴ）が′１ｒｒになると、ステップ■で割込み
応答（ＩＮＴＡＫ）を出力し、割込み発生回路（４）を
リセットする。そして、ステップ■でエンコーダ（２）
からのパルス信号とプログラムの周期を取るための変数
（Ｓ　ＹＮＣ）　に％２Ｊをセットする。これによって
、エンコーダ・パルスの立」ユリエツジが２回発生する
まで速度の誤差計算は実行されない。即ぢ、最初の二つ
の割込み要求（ＩＮＴＲＱ）の出力時は速度測定を行な
わず〔以下に説明するステップ［相］、＠参照〕、出力
ＣＰ□Ｈ）から最大値を出力する。また、ステップ■で
は、ゲイン定数Ｇ〕の初期値としてゲイン定数の最大値
である（ＫＳ　）を代入しておく。（ＦＡＳＴ）　は実
際の速度が変化して設定速度を横切ったことを検出する
ためのフラグである。このフラグ（ＦＡＳＴ）がＩＮの
ときは実速度が設定速度より速く、フラグ（ＦＡＳＴ）
　が′０“のときは実速度が設定速度より遅いことを表
わす。

前述のごとく測定の準備が終了すると、最初にモータ（
１）が停止しているものとして、ステップ■でＰＯＵＩ
’に最大値を出力し、モータ（１）への通電を開始する
。次に、ステップ■で外部割込みを許可し、ステップ■
で割込み応答（ＩＮＴＡＫ）を′０“にクリアし、割込
み発生回路（４）のリセットを解除する。そして、ステ
ップ［相］で再びモータ回転開始信号（ＳＴＡＲＴ）の
チェックを続け、信号（ＳＴＡＲＴ）が１０″になるま
で待機状態となる。

一方、通電を開始すると、モータ（１）は回転を開始し
、それに連動してエンコーダ（２）からパルス信号が発
生する。このパルス信号の立上りエツジが発生すると、
割込み発生回路（４）からマイクロコンピュータ（６）
に割込み要求（ＩＮＴＲＱ）が出力される。

マイクロコンピュータ（６）では、主ルーチンを実行中
で、かつ割込みが許可されているときに、外部割込み端
子（ＴＮＴ）に割込み要求（ＩＮＴＲＱ）が入力される
と、主ルーチンを一時中断し、第７図に示す外部割込み
処理ルーチン（ＩＮＴ−Ｅ）を起動する。

この外部割込み処理ルーチン（ＩＮＴ−Ｅ）では、ステ
ップ［株］で基準タイマσ）に現在の内部カウンタ（Ｃ
）の値を加えて現在の時刻（Ｔりを計算する。

そして、割込み要求（ＩＮＴＲＱ）をリセットするため
にステップ０で割込み応答（ＩＮＴＡＫ）を′１〃にし
、次のエンコーダ・パルスの立上りエツジに備えてステ
ップ［相］で割込み応答（ＩＮＴＡＫ）を％ＯＩに戻す
。さらに、ステップ［相］で現在のエツジ間隔（”１４
）を計算し、現在の時刻（１’ｃ）を更新データとして
メモ’Ｊ（ＴＡ）に記憶しておく。

前記ステップ［相］で計算したエツジ間隔（Ｔ”Ｉ）ハ
、前述のごとく、起動時には意味のない値となる。

そこで、エンコーダ・パルスとプログラムの同期を取る
ため、ステップ［相］で変数（ＳＹＮＣ）　をチェック
し、今回のエツジ間隔（Ｔｌ）が有効であるか否かを調
べる。無効であれば、ステップ０で変数（ＳＹＮＣ）か
ら１を減じ、外部割込み処理ルーチンを終了して主ルー
チンに制御を戻す。変数（ＳＹＮＣ）が０で、エツジ間
隔（Ｔ４　、が有効であれば、ステップ［相］でモータ
（１）の設定回転速度に対応したエンコーダ・パルス間
隔（Ｔ５　）との誤差（ＴＥ）を計算する。

次に、ステップ＠で誤差（ＴＥ　）と誤差の最大許容値
（Ｔ’ＥＭＡＸ）とを比較し、誤差（ＴＥ　）が最大許
容値（ＴＥＭＡＸ）より犬である場合は、ステップ■で
フラグ（ＦＡＳＴ）　に′１〃をセットするとともにゲ
イン定数（ト）〕を最大値（Ｋｓ）に復帰させる。そし
て、ステップ０で平均通電量（ＰＴＹＰ）にこのときの
ゲイン定数（ＫＳ　）と誤差（ＴＥ　）との積である（
ｘｓ、ＴＥ）を加算して通電量（Ｐ）を算出する。さら
に、ステップ［相］でこの通電量ＣＰ）をＤＡコンバー
タ（７）へ出力し、割込み処理ルーチンを終了して主ル
ーチンに戻る。

一方、ステップ［相］で誤差（ＴＥ）が最大許容値（Ｔ
ＥＭＡＸ）　より小であると判定された場合は、ステッ
プ［相］で誤差の最小許容値（ＴＥＭｌ、Ｎ）より小で
あるかをチェックし、誤差（ＴＥ〕が最小許容値（”Ｅ
Ｍ　Ｉ　Ｎ　）　より小である場合には、ステップ０で
フラグ（ＦＡＳＴ）　に０“をセットし、上述と同様に
ゲイン定数（ＩＯを最大値（ＫＳ　）に復帰させてステ
ップ０へ進む。

ステップ［相］で誤差（ＴＥ）が最小許容値（ＴＥＭＩ
Ｎ）より犬で結局、誤差（”ｌＩ’Ｅ）が許容範囲内で
あると判断されると、ステップ■で誤差（ＴＥ）の正負
をチェックする。もし、誤差（ＴＥ　）がゼロか正つま
り実速度が設定速度より速いと判断される場合には、ス
テップ０でフラグ（ＦＡＳＴ）　により前回の実速度が
設定速度より遅いかをチェックし、前回の実速度が設定
速度より遅い場合には加速しながら設定速度を横切った
と判断し、ステップ■でゲイン定数（Ｋ）がゲイン定数
の下限値（ＫＭＩＮ）より大であるかをチェックし、ゲ
イン定数６〕が下限値（ＫＭＩＮ）より犬であれば、ス
テップ０でゲイン定数（Ｋ）をいに変更して、ステップ
■でフラグ（ＦＡＳＴ）を反転して、ステップ０へ進む
。この実施例ではゲイン定数Ｇ〕の減少の割合を凶とす
るが、他の任意の値をとることができる。また、ステッ
プ■でゲイン定数［有］）が下限値（ＫＭＩＮ）より小
である場合は、フラグ（ＦＡＳＴ）の反転のみとし、ゲ
イン定数（Ｋ）は変更しない。ステップ０でフラグ（Ｆ
ＡＳＴ）の変化が無い場合には、そのまま、ステップ＠
へ進む。

一方、ステップ■で誤差（ＴＥ）が負つまり実速度が設
定速度より遅いと判断された場合には、ステップ■でフ
ラグ（ＦＡＳＴ）がゼロであるかをチェックし、実速度
が設定速度より速い場合と同様に、フラグ（ＦＡＳＴ）
の変化が無い場合にはステップ■へ進み、フラグ（ＦＡ
ＳＴ）が変化する場合にはステップ■へ進む。

ステップθでは、平均通電量（’ｒ　ｙ　ｐ　）にゲイ
ン定数（Ｋ）と誤差（ＴＥ　）との積である〔Ｋ−ＴＥ
〕を加算して通電量ＣＰ）を算出する。そして、ステッ
プ［相］でこの通電量（ｐ）を端子ＣＰＯＵＴ）に出方
して、割込み処理ルーチンを終了して主ルーチンに戻る
。

第８図はこの実施例におけるゲイン定数（Ｋ）の変化と
モータの、過渡応答特性の関係を示しており、ゲイン定
数（１０の初期値として適正値より大きい値を設定して
おき、モータの速度が−Ｌ昇時と下降時に設定速度を横
切る毎にゲイン定数（１０を段階的に減少させて平均通
電［ｔｔ　（Ｐ７ｙｐ　）を変化させることにより、大
きい振動を生じることなく実速度を設定速度に速やかに
収束させることができる。

さらに、定常状態においてループゲインを低くできるの
で、安定度を向上させることができる。

以上の制御動作により、起動時または外乱により速度が
定常値から大きくズしたときの過渡応答性が優れ、また
、定常状態における安定度も極めて高い速度制御が可能
となる。

なお、本発明は上記実施例に限定されるものではなく、
他の閉ループ制御系によるモータの速度制御に対しても
本発明の要旨の範囲内で種々変更することができる１、
例えば、通電量の制御方式としては、スイッチング効率
の良いパルス幅変調方式を用いることも可能である。こ
のことは、位相制御によるＡＣザーボモータへの応用も
可能であることを意味する。

また、制御装置としては、上記実施例では構成が開学で
あることからマイクロコンピュータを用いたが、高速処
理を必要とする場合には、構成が複雑になるが、アナロ
グ方式でも実施可能である。

効果 以上説明したように、本発明においては、モータの検出
速度と基準速度との誤差と閉ループ制御系のループゲイ
ンとの積に応じた信号を速度制御信号とし、上記ループ
ゲインを少なくともモータの起動時に所定の最大値に設
定するとともに検出速度の基準速度への収束に応じて段
階的に減少するようにしたから、モータの速度制御の過
渡応答特性を改善することができるとともに、定常状態
におけるループゲインを小さくすることができるので安
定度を高めることができる。さらに、外乱により速度誤
差が大きくなるとループゲインを所定の値に復帰させる
ので、起動後の過渡応答特性も改善できる。また、モー
タの負荷にバラツキがある場合でも、設定速度に達する
までの時間が短く且つ振動を伴なわないので大きい荷重
が加わることがなく、本発明を例えば複写機の光学走査
系に用いた場合には、複写動作を速めることができると
ともに装置の小型軽量化が可能になる。さらに、補正量
の演算をマイクロコンピュータにより行なうと、プログ
ラムを変更するだけでよく、従来と同じ構成で実現でき
る。

【図面の簡単な説明】

第１図は平均通電量が負荷に適合しない場合のモータの
過渡応答特性を示すグラフ、第２図は従来の速度制御に
よるモータの過渡応答特性を示すグラフ、第３図は本発
明の一実施例を示すブロック図、第４図は本発明の一実
施例を示すタイミングチャート、第５図乃至第７図はマ
イクロコンピュータのプログラムのフローチャート、第
８図は本発明の速度制御によるモータの過渡応答特性を
示すグラフである。 （１）・・・直流モータ、（２）・・・エンコーダ、（
３）・・・波形整形回路、（４）・・・割込発生回路、
（５）・・・基準発振回路、＋６１・・・マイクロコン
ピュータ、（７）・・・ＤＡコンバータ、（８）・・・
ドライバ回路。 特許出願人　ミノルタカメラ株式会社 代理人弁理士青山　葆外２名 第５図 −４５５− 第６図

Claims (1)

【特許請求の範囲】
1. （１）モータの回転速度を一定に制御するための閉ルー
   プ制御系を構成したモータの速度制御装置であって、 モータの速度を検出する検出手段と、この検出手段によ
   る検出速度と設定された基準速度との誤差と閉ループ制
   御系のループゲインとの積に応じた信号を速度制御信号
   として出力、する信号出力手段と、上記ループゲインを
   少なくともモータの起動時に所定の最大値に設定すると
   ともに検出速度の基準速度への収束に応じて段階的に減
   少させるループゲイン変更手段とを備えたことを特徴と
   するモータの速度制御装置。