JPH0476530B2 - - Google Patents
Info
- Publication number
- JPH0476530B2 JPH0476530B2 JP60078805A JP7880585A JPH0476530B2 JP H0476530 B2 JPH0476530 B2 JP H0476530B2 JP 60078805 A JP60078805 A JP 60078805A JP 7880585 A JP7880585 A JP 7880585A JP H0476530 B2 JPH0476530 B2 JP H0476530B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- repetition interval
- data
- interval data
- pulse repetition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000013139 quantization Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルスを発生するパルス信号発生装
置に関するものである。
置に関するものである。
〔従来の技術〕
第６図は従来のパルス発生装置を示す図であ
る。図において１はプログラムに従つて制御する
マイクロコントローラ、２は制御手順を記憶する
プログラムメモリ、３はクロツクでカウントし、
カウント値とパルス繰返し間隔（PRI）データと
比較し一致したらパルス列を発生するパルス発生
回路、４はマイクロコントローラとインタフエー
スするアドルス・データバス、６はパルス列、７
はクロツクでカウントし、長周期PRI値となつた
ら同期パルスを発生する長周期パルス発生回路、
８は同期パルスである。第７図はパルス発生回路
３と長周期パルス発生回路７へ与えられるデータ
フオーマツトを示す。第８図はパルス発生装置か
ら発生するパルス列６を示す。
る。図において１はプログラムに従つて制御する
マイクロコントローラ、２は制御手順を記憶する
プログラムメモリ、３はクロツクでカウントし、
カウント値とパルス繰返し間隔（PRI）データと
比較し一致したらパルス列を発生するパルス発生
回路、４はマイクロコントローラとインタフエー
スするアドルス・データバス、６はパルス列、７
はクロツクでカウントし、長周期PRI値となつた
ら同期パルスを発生する長周期パルス発生回路、
８は同期パルスである。第７図はパルス発生回路
３と長周期パルス発生回路７へ与えられるデータ
フオーマツトを示す。第８図はパルス発生装置か
ら発生するパルス列６を示す。
次に動作について説明する。マイクロコントロ
ーラ１はあらかじめ記憶したプログラムによつて
制御される。データの授受はアドレスデータバス
４で行う。
ーラ１はあらかじめ記憶したプログラムによつて
制御される。データの授受はアドレスデータバス
４で行う。
マイクロコントローラ１は長周期パルス発生回
路７に長周期PRIデータをロードする。長周期パ
ルス発生回路７はクロツクでカウントし、長周期
PRI値になつたら同期パルス８を発生し、再度長
周期パルス発生回路を駆動し、周期Ｔの長周期の
同期パルスを作成する。
路７に長周期PRIデータをロードする。長周期パ
ルス発生回路７はクロツクでカウントし、長周期
PRI値になつたら同期パルス８を発生し、再度長
周期パルス発生回路を駆動し、周期Ｔの長周期の
同期パルスを作成する。
マイクロコントローラ１はパルス発生回路３へ
PRIデータをロードする。パルス発生回路３はク
ロツクでカウントし、カウント値とPRIデータ値
とを比較し、一致したらパルス列６を発生する。
PRIデータをロードする。パルス発生回路３はク
ロツクでカウントし、カウント値とPRIデータ値
とを比較し、一致したらパルス列６を発生する。
長周期の同期パルス８はパルス発生回路３のカ
ウンタをリセツトし、パルス列６の発生に同期を
かけて、パルス列６の量子化誤差の累積を最小に
する。
ウンタをリセツトし、パルス列６の発生に同期を
かけて、パルス列６の量子化誤差の累積を最小に
する。
第８図のタイミング図は周期ｔのパルス列がＡ
点で周期Ｔの同期パルスでPRIの量子化誤差が補
正されていることを示す。
点で周期Ｔの同期パルスでPRIの量子化誤差が補
正されていることを示す。
従来のパルス信号発生装置は、以上のように構
成されているので長周期を実現するためのカウン
タが必要であるという問題点があつた。
成されているので長周期を実現するためのカウン
タが必要であるという問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、長周期を実現するためのカウ
ンタが不要になるとともに信頼性を向上できるパ
ルス信号発生装置を得ることを目的とする。
になされたもので、長周期を実現するためのカウ
ンタが不要になるとともに信頼性を向上できるパ
ルス信号発生装置を得ることを目的とする。
この発明に係るパルス信号発生装置は、入力さ
れるクロツクをカウントするカウンタを有し、カ
ウント値が所定値に達したときパルス信号を発生
するパルス発生回路と、クロツクでカウント可能
な上位パルス繰返し間隔データ及びクロツクでカ
ウント不可能な下位パルス繰返し間隔データを記
憶するメモリと、上記下位パルス繰返し間隔デー
タを加算する加算手段と、上記パルス発生回路、
上記メモリ及び上記加算手段を制御するコントロ
ーラとを具備し、このコントローラにより所望の
上記上位パルス繰返し間隔データ及び上記下位パ
ルス繰返し間隔データを設定し、上記メモリの上
記上位パルス繰返し間隔データを読取して上記カ
ウンタの所定値とセツトすると共に、上記パルス
発生回路がパルスを発生する毎に上記下位パルス
繰返し間隔データを上記加算手段によつて加算
し、この加算値がクロツク値に達したとき、上記
上位パルス繰返し間隔データに１だけ加算するよ
うにしたものである。
れるクロツクをカウントするカウンタを有し、カ
ウント値が所定値に達したときパルス信号を発生
するパルス発生回路と、クロツクでカウント可能
な上位パルス繰返し間隔データ及びクロツクでカ
ウント不可能な下位パルス繰返し間隔データを記
憶するメモリと、上記下位パルス繰返し間隔デー
タを加算する加算手段と、上記パルス発生回路、
上記メモリ及び上記加算手段を制御するコントロ
ーラとを具備し、このコントローラにより所望の
上記上位パルス繰返し間隔データ及び上記下位パ
ルス繰返し間隔データを設定し、上記メモリの上
記上位パルス繰返し間隔データを読取して上記カ
ウンタの所定値とセツトすると共に、上記パルス
発生回路がパルスを発生する毎に上記下位パルス
繰返し間隔データを上記加算手段によつて加算
し、この加算値がクロツク値に達したとき、上記
上位パルス繰返し間隔データに１だけ加算するよ
うにしたものである。
この発明に係るパルス信号発生装置は、上位パ
ルス繰返し間隔データに基づいてパルス列を発生
すると共に、そのパルス発生毎に下位パルス繰返
し間隔データを加算し、この加算値がクロツク値
に達したとき、上記上位パルス繰返し間隔データ
に１だけ加算するようにしたので、上記上位パル
ス繰返し間隔データに下位パルス繰返し間隔デー
タを加えた所望のパルス繰返し間隔のパルス列を
精度良く実現することが可能となる。
ルス繰返し間隔データに基づいてパルス列を発生
すると共に、そのパルス発生毎に下位パルス繰返
し間隔データを加算し、この加算値がクロツク値
に達したとき、上記上位パルス繰返し間隔データ
に１だけ加算するようにしたので、上記上位パル
ス繰返し間隔データに下位パルス繰返し間隔デー
タを加えた所望のパルス繰返し間隔のパルス列を
精度良く実現することが可能となる。
以下、この発明の一実施例を図を用いて説明す
る。第１図において、１は後述するような制御を
するコントローラ、２はクロツクでカウント可能
な上位パルス繰返し間隔データ（上位PRIデータ
と称す。）と下位パルス繰返し間隔データ（下位
PRIデータと称す。）を記憶するメモリ、３はク
ロツクをカウントするカウンタを備え（図示せ
ず）、そのカウント値と上位PRIデータとを比較
し、そのカウント値が上位PRIデータに一致した
とき、一致検出信号５をコントローラ１へ出力す
ると共にパルス列６を発生するパルス発生回路、
４はコントローラ１とインタフエースするアドレ
ス・データバスである。第２図はパルス発生回路
３とコントローラ１で使用するデータフオーマツ
トである。第３図はパルス発生回路３から発生す
るパルス列６を示す。第４図は制御処理の内容を
示すプログラムフローチヤートである。
る。第１図において、１は後述するような制御を
するコントローラ、２はクロツクでカウント可能
な上位パルス繰返し間隔データ（上位PRIデータ
と称す。）と下位パルス繰返し間隔データ（下位
PRIデータと称す。）を記憶するメモリ、３はク
ロツクをカウントするカウンタを備え（図示せ
ず）、そのカウント値と上位PRIデータとを比較
し、そのカウント値が上位PRIデータに一致した
とき、一致検出信号５をコントローラ１へ出力す
ると共にパルス列６を発生するパルス発生回路、
４はコントローラ１とインタフエースするアドレ
ス・データバスである。第２図はパルス発生回路
３とコントローラ１で使用するデータフオーマツ
トである。第３図はパルス発生回路３から発生す
るパルス列６を示す。第４図は制御処理の内容を
示すプログラムフローチヤートである。
ここで、コントローラ１はメモリ２に記憶され
ている上位PRIデータを読出し、これをパルス発
生回路に含まれる所定値としてセツトする。カウ
ンタのカウンタ値が所定値に達するとパルス発生
回路３はパルスを発生する。同時に一致検出信号
５がコントローラ１へ供給される。このとき、コ
ントローラ１は図示しない加算器にメモリ２に記
憶されていた下位PRIデータを加算する。
ている上位PRIデータを読出し、これをパルス発
生回路に含まれる所定値としてセツトする。カウ
ンタのカウンタ値が所定値に達するとパルス発生
回路３はパルスを発生する。同時に一致検出信号
５がコントローラ１へ供給される。このとき、コ
ントローラ１は図示しない加算器にメモリ２に記
憶されていた下位PRIデータを加算する。
次に、第４図のフローチヤートに従つて説明す
る。ステツプ１０において、コントローラ１は制
御に使用する内部レジスタ等を初期セツトし、パ
ルス発生回路３のカウントを開始する。ステツプ
１１ではメモリ２から下位PRIデータ（MSBが
クロツク単位の1/2）を取り出し、加算器により
加算する。ステツプ１２では加算値がキヤリアツ
プすれば、つまりクロツク値になつたときに、上
位PRIデータ（LSBがクロツク単位）に１だけ加
算して、パルス発生回路３の比較データとしてロ
ードする一方、加算値がキヤリアツプしなければ
ステツプ１３で下位PRIデータ（LSBがクロツク
単位）をパルス発生回路３の比較データとしてロ
ードする。この後プロセツサ１はステツプ１５で
定期的に一致検出信号５が発生したか検出し、発
生していないと別の処理へうつる。パルス発生回
路３のカウント値と比較データとが一致し、一致
検出信号５が発生したらステツプ１１で一致検出
信号をリセツトしてかつパルス発生回路３のカウ
ンタをリセツトしてメモリ２からPRIデータを取
り出し加算する処理から再実行する。
る。ステツプ１０において、コントローラ１は制
御に使用する内部レジスタ等を初期セツトし、パ
ルス発生回路３のカウントを開始する。ステツプ
１１ではメモリ２から下位PRIデータ（MSBが
クロツク単位の1/2）を取り出し、加算器により
加算する。ステツプ１２では加算値がキヤリアツ
プすれば、つまりクロツク値になつたときに、上
位PRIデータ（LSBがクロツク単位）に１だけ加
算して、パルス発生回路３の比較データとしてロ
ードする一方、加算値がキヤリアツプしなければ
ステツプ１３で下位PRIデータ（LSBがクロツク
単位）をパルス発生回路３の比較データとしてロ
ードする。この後プロセツサ１はステツプ１５で
定期的に一致検出信号５が発生したか検出し、発
生していないと別の処理へうつる。パルス発生回
路３のカウント値と比較データとが一致し、一致
検出信号５が発生したらステツプ１１で一致検出
信号をリセツトしてかつパルス発生回路３のカウ
ンタをリセツトしてメモリ２からPRIデータを取
り出し加算する処理から再実行する。
第３図のタイミングはパルス列６と一致検出信
号５の関係を示す一致検出信号５を検出して、ス
テツプ１１，１２，１４で加算値がキヤリアツプ
し、クロツク値となつたのでパルス列５の繰返し
時間がｔからｔ＋１に変化する。
号５の関係を示す一致検出信号５を検出して、ス
テツプ１１，１２，１４で加算値がキヤリアツプ
し、クロツク値となつたのでパルス列５の繰返し
時間がｔからｔ＋１に変化する。
また、上記実施例ではPRIデータは第２図に示
すような固定データを使用したが、第５図に示す
ような可変データをを用いる場合、上位PRIデー
タ＃１〜＃ｎ及び下位PRIデータ＃１〜＃ｎがメ
モリ２に記憶されている。メモリ２から上位PRI
データ＃１〜＃ｎ−１がシーケンスにパルス発生
回路３にセツトされ、上位PRIデータに基づいて
パルス発生回路３からパルス列を発生する。パル
ス発生回路３からパルスが発生される毎にメモリ
２に記憶されている下位PRIデータ＃１〜＃ｎ−
１が加算手段により加算される。そして、上位
PRIデータ＃ｎに基づくパルスを発生し、下位
PRIデータ＃ｎが上記の加算値に加算され、この
加算値がクロツク値になるような位相補正データ
を算出して、この位相補正データによつて次にパ
ルス発生回路３からパルスが発生されるときに所
望のパルス間隔に一致させてパルス発生毎の量子
化誤差をなくすこともできる。
すような固定データを使用したが、第５図に示す
ような可変データをを用いる場合、上位PRIデー
タ＃１〜＃ｎ及び下位PRIデータ＃１〜＃ｎがメ
モリ２に記憶されている。メモリ２から上位PRI
データ＃１〜＃ｎ−１がシーケンスにパルス発生
回路３にセツトされ、上位PRIデータに基づいて
パルス発生回路３からパルス列を発生する。パル
ス発生回路３からパルスが発生される毎にメモリ
２に記憶されている下位PRIデータ＃１〜＃ｎ−
１が加算手段により加算される。そして、上位
PRIデータ＃ｎに基づくパルスを発生し、下位
PRIデータ＃ｎが上記の加算値に加算され、この
加算値がクロツク値になるような位相補正データ
を算出して、この位相補正データによつて次にパ
ルス発生回路３からパルスが発生されるときに所
望のパルス間隔に一致させてパルス発生毎の量子
化誤差をなくすこともできる。
以上のように、この発明によればパルス発生ご
との量子化誤差の累積を除くように構成したの
で、装置が安価にでき、また精度の高いものが得
られる効果がある。
との量子化誤差の累積を除くように構成したの
で、装置が安価にでき、また精度の高いものが得
られる効果がある。
第１図はこの発明の一実施例のパルス信号発生
装置の構成図、第２図はこの発明の一実施例で使
用するデータフオーマツト図、第３図はこの発明
で発生したパルス列と一致検出信号の関係を示す
タイミング図、第４図はこの発明の一実施例のフ
ローチヤート図、第５図はこの発明の他の一実施
例で使用するデータフオーマツト図、第６図は従
来のパルス発生装置の構成図、第７図は従来のデ
ータフオーマツト図、第８図は従来の同期信号と
パルス列の関係を示すタイミング図である。 図において、１はマイクロコントローラ、２は
メモリ、３はパルス発生回路、４はアドレスデー
タバス、５は一致検出信号、６はパルス列、１０
は初期セツトステツプ、１１はクロツク以下加算
のステツプ、１２はクロツク以上になつたか判断
するステツプ、１３はクロツクデータをパルス発
生回路へロードするステツプ、１４はクロツク以
上になつたデータに１を加算し、パルス発生回路
へロードするステツプ、１５は一致検出信号有か
判断するステツプ、１６は一致検出信号リセツト
のステツプである。なお、各図中の同一符号は同
一又は相当部分を示す。
装置の構成図、第２図はこの発明の一実施例で使
用するデータフオーマツト図、第３図はこの発明
で発生したパルス列と一致検出信号の関係を示す
タイミング図、第４図はこの発明の一実施例のフ
ローチヤート図、第５図はこの発明の他の一実施
例で使用するデータフオーマツト図、第６図は従
来のパルス発生装置の構成図、第７図は従来のデ
ータフオーマツト図、第８図は従来の同期信号と
パルス列の関係を示すタイミング図である。 図において、１はマイクロコントローラ、２は
メモリ、３はパルス発生回路、４はアドレスデー
タバス、５は一致検出信号、６はパルス列、１０
は初期セツトステツプ、１１はクロツク以下加算
のステツプ、１２はクロツク以上になつたか判断
するステツプ、１３はクロツクデータをパルス発
生回路へロードするステツプ、１４はクロツク以
上になつたデータに１を加算し、パルス発生回路
へロードするステツプ、１５は一致検出信号有か
判断するステツプ、１６は一致検出信号リセツト
のステツプである。なお、各図中の同一符号は同
一又は相当部分を示す。
Claims (1)
- １ パルス繰返し間隔データをもとにパルス列を
発生するパルス信号発生装置において、入力され
るクロツクをカウントするカウンタを有し、カウ
ント値が所定値に達したとき、パルス信号を発生
するパルス発生回路と、クロツクでカウント可能
な上位パルス繰返し間隔データ及びクロツクでカ
ウント不可能な下位パルス繰返し間隔データを記
憶するメモリと、上記下位パルス繰返し間隔デー
タを加算する加算手段と、上記パルス発生回路、
上記メモリ及び上記加算手段を制御するコントロ
ーラとを具備し、このコントローラにより所望の
上記上位パルス繰返し間隔データ及び上記下位パ
ルス繰返し間隔データを設定し、上記メモリの上
記上位パルス繰返し間隔データを読み出して上記
カウンタの所定値としてセツトすると共に、上記
パルス発生回路がパルスを発生する毎に上記下位
パルス繰返し間隔データを上記加算手段によつて
加算し、この加算値がクロツク値に達したとき、
上記上位パルス繰返し間隔データに１だけ加算す
るようにしたことを特徴とするパルス信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078805A JPS61237510A (ja) | 1985-04-12 | 1985-04-12 | パルス信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60078805A JPS61237510A (ja) | 1985-04-12 | 1985-04-12 | パルス信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237510A JPS61237510A (ja) | 1986-10-22 |
| JPH0476530B2 true JPH0476530B2 (ja) | 1992-12-03 |
Family
ID=13672063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60078805A Granted JPS61237510A (ja) | 1985-04-12 | 1985-04-12 | パルス信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237510A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101023697B1 (ko) * | 2008-06-19 | 2011-03-25 | 국방과학연구소 | 프레임 생성 타이밍 발생 장치 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607416A (ja) * | 1983-06-27 | 1985-01-16 | Fuji Photo Film Co Ltd | 画像走査読取装置 |
-
1985
- 1985-04-12 JP JP60078805A patent/JPS61237510A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607416A (ja) * | 1983-06-27 | 1985-01-16 | Fuji Photo Film Co Ltd | 画像走査読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237510A (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60131465A (ja) | 回転速度検出装置 | |
| US7194648B2 (en) | Process for time synchronization of at least two clocks in a microprocessor system | |
| JPH0476530B2 (ja) | ||
| JP2605044B2 (ja) | 燃料噴射制御装置用のデータ通信制御装置 | |
| JP3534457B2 (ja) | 信号発生装置 | |
| US20040044924A1 (en) | Method and apparatus for handling an interrupt from a real-time clock to increment a program clock | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH0157539B2 (ja) | ||
| JP4812290B2 (ja) | タイマ装置 | |
| JP2624681B2 (ja) | タイミング信号発生器 | |
| JP2924154B2 (ja) | 時間計測方式 | |
| JPH07301685A (ja) | クロック回路 | |
| JP3347987B2 (ja) | シリアル通信制御装置 | |
| JP2725419B2 (ja) | 計数回路 | |
| JPS6259553B2 (ja) | ||
| JP2803389B2 (ja) | タイマ装置 | |
| JP2002216280A (ja) | テレメータ監視装置 | |
| JPS58120167A (ja) | 速度検出方法 | |
| JP3985588B2 (ja) | 計数装置及び計数システム | |
| JPS61292754A (ja) | 情報処理装置 | |
| JPH0348522B2 (ja) | ||
| CN100442259C (zh) | 处理输入比特的数据处理设备 | |
| JPS62290376A (ja) | モ−タの速度制御装置 | |
| JPH0782379B2 (ja) | ロボット制御装置 | |
| JPH039486B2 (ja) |