JPS60220618A - タイミングパルス発生装置 - Google Patents
タイミングパルス発生装置Info
- Publication number
- JPS60220618A JPS60220618A JP59078921A JP7892184A JPS60220618A JP S60220618 A JPS60220618 A JP S60220618A JP 59078921 A JP59078921 A JP 59078921A JP 7892184 A JP7892184 A JP 7892184A JP S60220618 A JPS60220618 A JP S60220618A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference counter
- counter
- coincidence
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はタイミングパルス発生装置に関し、特−に一定
周期の基準タイミングに対し、それと等しい周期で、か
つ予め設定された任意の相対位相と幅をもつタイミング
パルスを発生する装置に関するものである。
周期の基準タイミングに対し、それと等しい周期で、か
つ予め設定された任意の相対位相と幅をもつタイミング
パルスを発生する装置に関するものである。
従来、この種の装置として第１図に示すものがあった。
図において、ｌは一部周期ｔでカウントを行なう基準カ
ウンタ、２は基準カウンタ１出力と設定値ｘ１との一致
を検出する一致検出器、３は基準カウンタ１出力と設定
値ｘ２との一致を検出する一致検出器、４は一致検出器
２．３の出力によりその出力が反転するフリップフロッ
プである。
ウンタ、２は基準カウンタ１出力と設定値ｘ１との一致
を検出する一致検出器、３は基準カウンタ１出力と設定
値ｘ２との一致を検出する一致検出器、４は一致検出器
２．３の出力によりその出力が反転するフリップフロッ
プである。
第２図及び第３図は本実施例における基準カウンタ１の
出力と一致検出器２．３の出力及びフリップフロップ４
の出力を示している。図中τは基準カウンタ１出力に対
する出力パルスの相対位相、ωは出力パルス幅であり、
第２図はτ＋ω／２≦ｔの場合を、第３図はτ＋ω／２
〉ｔの場合をそれぞれ示している。
出力と一致検出器２．３の出力及びフリップフロップ４
の出力を示している。図中τは基準カウンタ１出力に対
する出力パルスの相対位相、ωは出力パルス幅であり、
第２図はτ＋ω／２≦ｔの場合を、第３図はτ＋ω／２
〉ｔの場合をそれぞれ示している。
次に動作について説明する。基準カウンタｌはその出力
が零からａまで増加し、これを周期ｔで繰り返すものと
する（第２図１８）参照）。一致検出器２に入力される
設定値Ｘ１をｘｌ＝ａ・ （τ−ω／２）／ｌと設定す
れば、その出力は基準カウンタ１と等しい周期で相対位
相がτ−ω／２のタイミングパルスとなる（第２図山）
参照）。同様にして、一致検出器３の設定値ｘ２として
ｘ２＝ａ・ （τ＋ω／２］／ｌを設定すれば、その出
力は基準カウンタ１と等しい周期で相対位相がτ＋ω／
２のタイミングパルスとなる（第２図（Ｃ）参照）。
が零からａまで増加し、これを周期ｔで繰り返すものと
する（第２図１８）参照）。一致検出器２に入力される
設定値Ｘ１をｘｌ＝ａ・ （τ−ω／２）／ｌと設定す
れば、その出力は基準カウンタ１と等しい周期で相対位
相がτ−ω／２のタイミングパルスとなる（第２図山）
参照）。同様にして、一致検出器３の設定値ｘ２として
ｘ２＝ａ・ （τ＋ω／２］／ｌを設定すれば、その出
力は基準カウンタ１と等しい周期で相対位相がτ＋ω／
２のタイミングパルスとなる（第２図（Ｃ）参照）。
上記２つのタイミングパルスを入力とするフリップフロ
ップ４の出力は、基準カウンタ１に対する中心の相対位
相がτで幅がωのパルスとなる（第２図（ｄ＋参照）。
ップ４の出力は、基準カウンタ１に対する中心の相対位
相がτで幅がωのパルスとなる（第２図（ｄ＋参照）。
但し、第３図に示すようにτ＋ω／２〉ｔの場合は、一
致検出器２の設定値ｘ２としてはｘ’ｌ＝ａ・ （τ＋
ω／２）／ｌ−ｔを設定する。
致検出器２の設定値ｘ２としてはｘ’ｌ＝ａ・ （τ＋
ω／２）／ｌ−ｔを設定する。
従来のタイミングパルス発生装置は以上のように構成さ
れているので、出力パルスの相対位相τと幅ωのいずれ
か一方を変更する場合でも一致検出器２．３の設定値ｘ
ｉ、ｘ２の両方を変更しなければならず、また設定値ｘ
２に関してはτ＋ω／２とｔとの大小を判定してその値
を決定しなければならないなど、設定に必要な処理が複
雑になるという欠点があった。
れているので、出力パルスの相対位相τと幅ωのいずれ
か一方を変更する場合でも一致検出器２．３の設定値ｘ
ｉ、ｘ２の両方を変更しなければならず、また設定値ｘ
２に関してはτ＋ω／２とｔとの大小を判定してその値
を決定しなければならないなど、設定に必要な処理が複
雑になるという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、基準カウンタと等しい周期のア
ップダウンカウンタを付加し、出力パルスの相対位相と
パルス幅とを独立して設定できるようにすることにより
、基準カウンタに対する出力パルスの中心の相対位相τ
とパルス幅ωの設定、及び変更を容易に行なえるタイミ
ングパルス発生装置を提供することを目的としている。
ためになされたもので、基準カウンタと等しい周期のア
ップダウンカウンタを付加し、出力パルスの相対位相と
パルス幅とを独立して設定できるようにすることにより
、基準カウンタに対する出力パルスの中心の相対位相τ
とパルス幅ωの設定、及び変更を容易に行なえるタイミ
ングパルス発生装置を提供することを目的としている。
以下、この発明の実施例を図について説明する。
第４図は本発明の一実施例によるタイミングパルス発生
装置を示し、図において、５は一部周期Ｔでカウントを
行なう基準カウンタ、６は基準カウンタ５の出力と設定
値ｙ１との一致を検出する第１の一致検出器、７は一致
検出器６の出力タイミングでカウントを開始するアンプ
ダウンカウンタであり、そのカウント周期は基準カウン
タ５に等しい。また８はアンプダウンカランタフの出力
と設定値ｙ２との一致を検出する第２の一致検出器、９
は一致検出器８の出力によりその出力が反転するフリッ
プフロップである。
装置を示し、図において、５は一部周期Ｔでカウントを
行なう基準カウンタ、６は基準カウンタ５の出力と設定
値ｙ１との一致を検出する第１の一致検出器、７は一致
検出器６の出力タイミングでカウントを開始するアンプ
ダウンカウンタであり、そのカウント周期は基準カウン
タ５に等しい。また８はアンプダウンカランタフの出力
と設定値ｙ２との一致を検出する第２の一致検出器、９
は一致検出器８の出力によりその出力が反転するフリッ
プフロップである。
また第５図に基準カウンタ５の出力、一致検出器６の出
力、アンプダウンカウンタ７の出力、一致検出器８の出
力、及びフリップフロップ９の出力を示す。
力、アンプダウンカウンタ７の出力、一致検出器８の出
力、及びフリップフロップ９の出力を示す。
次に動作について説明する。基準カウンタ５はその出力
が零からａまで増加し、これを周期Ｔで繰り返すものと
する（第５図（ａ）参照）。一致検出器６に入力される
設定値ｙ１としてｙｌ＝ａ・τ／Ｔを設定すれば、その
出力は基準カウンタ５と等しい周期で相対位相がτのタ
イミングパルスとなる（第５図（ｂ）参照）。アップダ
ウンカランタフの出力は零からｂまで増加した後零まで
減少し、これを周期Ｔで繰り返す（第５図（Ｃ１参照）
。今、アップダウンカウンタ７が上記一致検出器６の出
力でカウントを開始すれば、以後、基準カウンタ５に対
する相対位相が１０時点の前後でその出力は対称となる
。従って一致検出器８の設定値ｙ２としてｙ ２＝ｂ・
（ω／２）／ （Ｔ／２）＝ｂ・ω／Ｔを設定すれば
、その出力は基準カウンタ５と等しい周期で、相対位相
がτ−ω／２とτ＋ω／２のタイミングパルスとなる（
第５図＋ｄ＋参照）。
が零からａまで増加し、これを周期Ｔで繰り返すものと
する（第５図（ａ）参照）。一致検出器６に入力される
設定値ｙ１としてｙｌ＝ａ・τ／Ｔを設定すれば、その
出力は基準カウンタ５と等しい周期で相対位相がτのタ
イミングパルスとなる（第５図（ｂ）参照）。アップダ
ウンカランタフの出力は零からｂまで増加した後零まで
減少し、これを周期Ｔで繰り返す（第５図（Ｃ１参照）
。今、アップダウンカウンタ７が上記一致検出器６の出
力でカウントを開始すれば、以後、基準カウンタ５に対
する相対位相が１０時点の前後でその出力は対称となる
。従って一致検出器８の設定値ｙ２としてｙ ２＝ｂ・
（ω／２）／ （Ｔ／２）＝ｂ・ω／Ｔを設定すれば
、その出力は基準カウンタ５と等しい周期で、相対位相
がτ−ω／２とτ＋ω／２のタイミングパルスとなる（
第５図＋ｄ＋参照）。
このタイミングパルスを入力とするフリップフロップ９
の出力は、基準カウンタ５に対する中心の位相がτで幅
がωのパルスとなる（第５図ｆｅｌ参照）。
の出力は、基準カウンタ５に対する中心の位相がτで幅
がωのパルスとなる（第５図ｆｅｌ参照）。
このように、本実施例では出力パルスの相対位相とパル
ス幅とを独立に設定できるので、設定値をめる処理が容
易になり、かつパルスの変更を容易にできる効果がある
。
ス幅とを独立に設定できるので、設定値をめる処理が容
易になり、かつパルスの変更を容易にできる効果がある
。
なお、上記実施例では基準カウンタにアップカウンタを
用いたが、ダウンカウンタを用いてもよく、上記実施例
と同様の効果を奏する。
用いたが、ダウンカウンタを用いてもよく、上記実施例
と同様の効果を奏する。
以上のように、この発明゛によれば、基準カウン夕と等
しい周期のアップダウンカウンタを付加して基準カウン
タに対する出力パルスの相対位相とパルス幅とを独立に
設定できるようにしたので、基準カウンタに対する出力
パルスの中心の相対位相とパルス幅を設定するための値
をめる処理が簡単になり、かつその変更も容易に行なえ
る効果がある。
しい周期のアップダウンカウンタを付加して基準カウン
タに対する出力パルスの相対位相とパルス幅とを独立に
設定できるようにしたので、基準カウンタに対する出力
パルスの中心の相対位相とパルス幅を設定するための値
をめる処理が簡単になり、かつその変更も容易に行なえ
る効果がある。
第１図は従来のタイミングパルス発生装置のブロック図
、第２図、第３図は第１図の豊各部のタイミング図、第
４図はこの発明の一実施例によるタイミングパルス発生
装置のブロック図、第５図は第４図の各部のタイミング
図である。 図中、１は基準カウンタ、２．３は一致検出器、４はフ
リップフロップ、５は基準カウンタ、６は第１の一致検
出器、７はアップダウンカウンタ、８は第２の一致検出
器、９はフリップフロップである。 代理人 大岩増雄 第１図 第２図
、第２図、第３図は第１図の豊各部のタイミング図、第
４図はこの発明の一実施例によるタイミングパルス発生
装置のブロック図、第５図は第４図の各部のタイミング
図である。 図中、１は基準カウンタ、２．３は一致検出器、４はフ
リップフロップ、５は基準カウンタ、６は第１の一致検
出器、７はアップダウンカウンタ、８は第２の一致検出
器、９はフリップフロップである。 代理人 大岩増雄 第１図 第２図
Claims (1)
- （１）一定周期でカウントを行なう基準カウンタと、こ
の基準カウンタの出力と第１の設定値との一致を検出す
る第１の一致検出器と、この一致検出器の出力タイミン
グでカウントを開始し上記基準カウンタと等しい周期で
アンプダウンカウントを行なうアンプダウンカウンタと
、このアンプダウンカウンタの出力と第２の設定値との
一致を検出する第２の一致検出器と、この一致検出器の
出力を入力とするフリップフロップとを備え、上記基準
カウンタに対して任意の相対位相と幅をもつパルスを出
力可能としたことを特徴とするタイミングパルス発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078921A JPS60220618A (ja) | 1984-04-17 | 1984-04-17 | タイミングパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078921A JPS60220618A (ja) | 1984-04-17 | 1984-04-17 | タイミングパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60220618A true JPS60220618A (ja) | 1985-11-05 |
| JPH0220174B2 JPH0220174B2 (ja) | 1990-05-08 |
Family
ID=13675317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078921A Granted JPS60220618A (ja) | 1984-04-17 | 1984-04-17 | タイミングパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436116A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Timing pulse generating circuit |
-
1984
- 1984-04-17 JP JP59078921A patent/JPS60220618A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436116A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Timing pulse generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220174B2 (ja) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| JPS60220618A (ja) | タイミングパルス発生装置 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JPH0546355Y2 (ja) | ||
| JPS6259877A (ja) | 可変周期パルス信号発生装置 | |
| JPS6316704A (ja) | Ｆｍ検波回路 | |
| JPS62259101A (ja) | 速度演算方式 | |
| JPS63133393A (ja) | リフレツシユタイミング制御方式 | |
| JPS6358209A (ja) | 内挿回路 | |
| JPS62265572A (ja) | 回転数トランスデユ−サ | |
| JPS60220870A (ja) | 位相差検出装置 | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPH0661809A (ja) | クロック信号デューティ比補正回路 | |
| JPH0326113A (ja) | 標本化用クロック位相制御回路 | |
| JPS6360617B2 (ja) | ||
| JPH04278614A (ja) | 半導体集積回路 | |
| JPH0553676A (ja) | 半導体装置 | |
| JPH0224575A (ja) | パルス幅計測回路 | |
| JPH01318179A (ja) | 乗算器 | |
| JPS61142822A (ja) | パルス計数回路 | |
| JPS59117975U (ja) | 検相器 |